可执行逻辑非运算的存储器装置及感测放大器的制作方法

本发明有关于存储器装置，特别是有关于一种可执行逻辑非运算的存储器装置及感测放大器。

背景技术：

1、传统的电脑装置通常使用冯·诺依曼(vonneumann)架构以在中央处理器及存储器装置之间进行数据传输。然而，当中央处理器及存储器装置之间的数据传输量需求极大时，往往在中央处理器及存储器装置之间会产生数据传输的瓶颈，此即称为冯·诺依曼瓶颈。因此，需要一种可执行存储器内运算的存储器装置及感测放大器以解决上述问题。

技术实现思路

1、本发明提供一种可执行逻辑非运算的感测放大器，包括：一感测电路，用以感测一位线的第一电压及相对于该位线的一反向位线之间的第二电压；一第一晶体管，耦接于该感测电路的第一端及该位线之间；一第二晶体管，耦接于该感测电路的第二端及该反向位线之间；以及一第三晶体管，耦接于该位线及该反向位线之间。一第一存储器单元及一第二存储器单元分别由第一字线及第二字线所控制，且该第一存储器单元及该第二存储器单元连接至该位线。当该感测放大器处于一反向写入状态，该感测放大器将该第二电压通过一预定路径写入至该第二存储器单元。该第一电压的第一逻辑状态反向于该第二电压的第二逻辑状态。

2、本发明更提供一种可执行逻辑非运算的存储器装置，包括：一存储器单元阵列，包括以二维阵列方式排列的多个存储器单元，其中该存储器单元阵列中的每一列上的多个存储器单元连接至相应的字线，且该存储器单元阵列中的每一行上的多个存储器单元连接至相应的位线；以及一感测放大器。该感测放大器包括：一感测电路，用以感测一位线的第一电压及相对于该位线的一反向位线之间的第二电压；一第一晶体管，耦接于该感测电路的第一端及该位线之间；一第二晶体管，耦接于该感测电路的第二端及该反向位线之间；以及一第三晶体管，耦接于该位线及该反向位线之间。一第一存储器单元及一第二存储器单元分别由第一字线及第二字线所控制，且该第一存储器单元及该第二存储器单元连接至该位线。当该感测放大器处于一反向写入状态，该感测放大器将该第二电压通过一预定路径写入至该第二存储器单元。该第一电压的第一逻辑状态反向于该第二电压的第二逻辑状态。

3、综上所述，本发明是提供一种可执行逻辑非运算的感测放大器，其可设置于存储器装置的多个存储器单元阵列中，用以依据来自存储器控制器的控制信号以对存储器单元所储存的数据电压的逻辑电平进行逻辑非运算，可以减少中央处理器的运算量，解决中央处理器及存储器装置之间数据传输的瓶颈问题。

技术特征：

1.一种可执行逻辑非运算的感测放大器，其特征在于，包括：

2.如权利要求1所述的可执行逻辑非运算的感测放大器，其特征在于，该第一晶体管的控制端连接至一第一隔离信号，且该第二晶体管的控制端连接至一第二隔离信号，且该第三晶体管的控制端连接至一旁通信号。

3.如权利要求2所述的可执行逻辑非运算的感测放大器，其特征在于，当该感测放大器处于一预充电状态，该第一隔离信号、该第二隔离信号及该旁通信号处于高逻辑状态，且该感测电路的平衡信号及感测使能信号分别处于该高逻辑状态及低逻辑状态。

4.如权利要求3所述的可执行逻辑非运算的感测放大器，其特征在于，当该感测放大器进入启动状态，该旁通信号及该平衡信号切换至该低逻辑状态，该感测使能信号处于该低逻辑状态，且该第一字线切换至该高逻辑状态以将该第一存储器单元储存的第一数据电压闩锁于该感测电路。

5.如权利要求4所述的可执行逻辑非运算的感测放大器，其特征在于，当该感测放大器进入感测状态，该第一字线维持在高逻辑状态，该旁通信号及该平衡信号均处于低逻辑状态，该感测使能信号切换至高逻辑状态。

6.如权利要求5所述的可执行逻辑非运算的感测放大器，其特征在于，当该感测放大器进入反向写入状态，该第一隔离信号切换至该低逻辑状态以使该第一晶体管关闭，该旁通信号切换至该高逻辑状态以开启该第三晶体管，且该第二字线切换至该高逻辑状态以开启该第二存储器单元。

7.如权利要求6所述的可执行逻辑非运算的感测放大器，其特征在于，在该反向写入状态中，在该反向位线上的该第二电压通过该第三晶体管以写入至该第二存储器单元以使该第二存储器单元所储存的第二数据电压等于该第二电压。

8.如权利要求7所述的可执行逻辑非运算的感测放大器，其特征在于，该感测电路包括一第一反向器及一第二反向器，其中该第一反向器的输入端连接至该感测电路的该第二端，且该第一反向器的输出端连接至该感测电路的该第一端，

9.一种可执行逻辑非运算的存储器装置，其特征在于，包括：

10.如权利要求9所述的可执行逻辑非运算的存储器装置，其特征在于，在该反向写入状态中，在该反向位线上的该第二电压通过该第三晶体管以写入至该第二存储器单元以使该第二存储器单元所储存的第二数据电压等于该第二电压。

11.如权利要求10所述的可执行逻辑非运算的存储器装置，其特征在于，该感测电路包括一第一反向器及一第二反向器，其中该第一反向器的输入端连接至该感测电路的该第二端，且该第一反向器输出端连接至该感测电路的该第一端，

技术总结本发明公开了一种可执行逻辑非运算的存储器装置及感测放大器，其中，可执行逻辑非运算的感测放大器包括：感测电路，用以感测位线的第一电压及相对于位线的一反向位线之间的第二电压；第一晶体管，耦接于该感测电路的第一端及位线之间；第二晶体管，耦接于感测电路的第二端及反向位线之间；以及第三晶体管，耦接于位线及反向位线之间。第一存储器单元及第二存储器单元分别由第一字线及第二字线所控制，且连接至位线。当感测放大器处于反向写入状态，感测放大器将第二电压通过预定路径写入至第二存储器单元。第一电压的第一逻辑状态反向于第二电压的第二逻辑状态。技术研发人员：林树森受保护的技术使用者：华邦电子股份有限公司技术研发日：技术公布日：2024/6/18