一种存内运算电路及其运行方法与流程

本发明涉及集成电路领域，特别涉及一种存内运算电路及其运行方法。

背景技术：

1、随着摩尔定律的发展，为了进一步解决计算过程中消耗大量资源的问题，存内运算以更低功耗和更高效率的优点得到业界广泛关注，通过将计算任务转移到存储它们的内存单元中，持续提高计算吞吐量和能效，是克服冯·诺依曼瓶颈的解决方案之一。但随着存内运算应用领域的计算量逐渐上升，计算基于读取电路，在相同存储容量下无法实现算力大幅度提升。越来越多的应用场景对存内运算的算力和功耗提出更高要求，如何提升存内运算性能成为当下研究的重点。

技术实现思路

1、针对现有技术中的部分或全部问题，本发明第一方面提供一种存内运算电路，包括：

2、n个存算模块，其中每个存算模块包括：

3、本地位线；

4、存储单元组，其包括至少一个存储单元；

5、计算单元，其连接至本地位线，用于基于所述存储单元组的输出信号进行计算并输出计算结果；以及

6、读写模块，其通过全局位线与所述n个存算模块连接，以输出读写结果。

7、进一步地，每个存储单元组包括2k个存储单元，其中k为大于1的整数。

8、进一步地，所述存算模块还包括mosfet，所述mosfet的栅极与字线连接，其漏极和源极中的第一个连接至本地位线，其漏极和源极中的第二个与全局位线连接。

9、进一步地，所述存储单元包括两个反相器和两个mosfet，每个存储单元存储1比特数据。

10、进一步地，所述计算单元包括：

11、第一mosfet，其栅极与该计算单元对应的存储单元组的输出信号连接，其漏极和源极中的第一个接地，其漏极和源极中的第二个与第二mosfet的漏极和源极中的第一个连接；

12、第二mosfet，其栅极与该计算单元所在的存算模块的第一位线连接，其漏极和源极中的第二个与输出信号线连接；

13、第三mosfet，其栅极与该计算单元对应的存储单元组的输出信号的反相连接，其漏极和源极中的第一个接地，其漏极和源极中的第二个与第四mosfet的漏极和源极中的第一个连接；以及

14、第四mosfet，其栅极与该计算单元所在的存算模块的第二位线连接，其漏极和源极中的第二个与输出信号线连接。

15、在本发明中，术语“mosfet”是指金属氧化物半导体场效应晶体管(meta l-ox ide-semi conductor f i e l d-effect trans i stor,mosfet)。术语“反相”是指数字信号做反相运算(如经过反相器)以后所得到的数字信号结果，例如信号“1”的反相是“0”，信号“0”的反相是“1”。

16、进一步地，所述第一至第四mosfet为n型mosfet或p型mosfet。

17、进一步地，所述第二本地位线为低电平，其中所述计算单元用于执行存储单元组的输出信号第一本地位线的与非运算；

18、第一本地位线为低电平，其中所述计算单元用于执行存储单元组的输出信号与第二本地位线的反相的或运算；以及

19、第一本地位线为第二本地位线的反相，其中所述计算单元用于执行存储单元组的输出信号与第二本地位线的同或(xnor)运算。

20、进一步地，所述存内运算电路还包括控制模块，其用于控制所述本地位线的电平。

21、本发明第二方面提供如前所述的存内运算电路的运行方法，包括：

22、各计算单元从对应的存储单元组接收输出信号；

23、控制本地位线的电平使得各计算单元执行所述输出信号与本地位线的逻辑运算，并分别输出运算结果；以及

24、通过全局位线获取各个存算模块的运算结果，得到读写输出。

25、本发明提供的一种存内运算电路及其运行方法，通过在存内运算电路中设计本地位线，实现计算单元的计算结果的直接读出，优化了计算效率。进而在相同存储容量下可以增加更多计算单元，从而大幅地提升存内运算的算力，同时降低与读写电路相连接的全局位线g l oba l bl的负载，降低存内运算电路的整体功耗。所述存内运算电路解决了存内运算中功耗和算力优化的难题，显著提高了存内运算效率，可广泛适用于各类对算力和功耗要求较高的智能应用场景。

技术特征：

1.一种存内运算电路，其特征在于，包括：

2.如权利要求1所述的存内运算电路，其特征在于，每个存储单元组包括2k个存储单元，其中k为自然数。

3.如权利要求1所述的存内运算电路，其特征在于，所述存算模块还包括mosfet，所述mosfet的栅极与字线连接，其漏极和源极中的第一个连接至本地位线，其漏极和源极中的第二个与全局位线连接。

4.如权利要求1所述的存内运算电路，其特征在于，所述存储单元包括两个反相器和两个mosfet，每个存储单元存储1比特数据。

5.如权利要求1所述的存内运算电路，其特征在于，所述计算单元包括：

6.如权利要求5所述的存内运算电路，其特征在于，所述第一至第四mosfet为n型mosfet或p型mosfet。

7.如权利要求5所述的存内运算电路，其特征在于，所述第二本地位线为低电平时，所述计算单元被配置为执行存储单元组的输出信号第一本地位线的与非运算；

8.如权利要求1所述的存内运算电路，其特征在于，还包括控制模块，其被配置为控制所述本地位线的电平。

9.如权利要求1至8任一所述的存内运算电路的运行方法，其特征在于，包括步骤：

技术总结本发明公开一种存内运算电路，包括N个存算模块以及一个读写模块。其中每个存算模块包括本地位线、存储单元组以及计算单元。存储单元组包括至少一个存储单元，计算单元连接至本地位线，其用于基于存储单元组的输出信号进行计算并输出计算结果。读写模块通过全局位线与各个存算模块连接，以输出读写结果。通过在存内运算电路中设计本地位线，实现计算单元的计算结果的直接读出，可以解决存内运算中功耗和算力优化的难题，显著提高存内运算效率。技术研发人员：章尧君,刘慧宇,杨越受保护的技术使用者：北京苹芯科技有限公司技术研发日：技术公布日：2024/6/26