具有降低的干扰的三维存储器器件编程的制作方法
- 国知局
- 2024-07-31 20:03:13
背景技术:
1、本公开涉及三维(3d)存储器器件及其操作方法。
2、通过改进工艺技术、电路设计、编程算法和制造工艺将平面存储器单元缩放到更小的尺寸。然而,随着存储器单元的特征尺寸接近下限,平面工艺和制造技术变得具有挑战并且成本高昂。结果,平面存储器单元的存储器密度接近上限。
3、3d存储器架构可以解决平面存储器单元中的密度限制。3d存储器架构包括存储器阵列以及用于控制到存储器阵列和从存储器阵列的信号的外围器件。
技术实现思路
1、在一个方面中,公开了一种3d存储器器件。例如,在某些方面中,该3d存储器器件可以包括第一组存储器层、在第一组存储器层上方的第二组存储器层、以及在第一组存储器层与第二组存储器层之间的第一虚设存储器层。在某些其他方面中,该3d存储器器件可以包括多个nand存储器串,多个nand存储器串均延伸穿过第一组存储器层、第二组存储器层和第一虚设存储器层。nand存储器串中的每一个可以包括在第二组存储器层上方的漏极选择栅极(dsg)。在又一其他方面中,该3d存储器器件可以包括外围电路,外围电路被配置为循序地对第一组存储器层中的每一个存储器层进行编程,并且然后循序地对第二组存储器层中的存储器层中的每一个进行编程。该外围电路可以包括dsg驱动电路,dsg驱动电路被配置为在预充电周期期间,将第一预充电电压施加到nand存储器串中的至少一个的dsg,并且在编程周期期间,将取消选择电压施加到nand存储器串中的至少一个的dsg,以取消选择nand存储器串中的至少一个。在某些其他方面中,该3d存储器器件可以包括字线(wl)驱动电路,在对第一组存储器层中的一个编程时,该wl驱动电路可以被配置为在预充电周期期间,将第二预充电电压施加到第一虚设存储器层。第二预充电电压可以与第一预充电电压重叠,并且在第一预充电电压之前坡降。该wl驱动电路还可以被配置为在编程周期期间,将第一沟道通过电压施加到第一虚设存储器层。
2、在另一方面中,该3d存储器器件可以包括第一组存储器层、在第一组存储器层下方的第二组存储器层、以及在第一组存储器层与第二组存储器层之间的第一虚设存储器层。在某些方面中,该3d存储器器件可以包括多个nand存储器串,多个nand存储器串均延伸穿过第一组存储器层、第二组存储器层和第一虚设存储器层。nand存储器串中的每一个可以包括在第二组存储器层下方的源极选择栅极(ssg)。在某些其他方面中,该3d存储器器件可以包括外围电路,外围电路被配置为循序地对第一组存储器层中的每一个存储器层进行编程,并且然后循序地对第二组存储器层中的存储器层中的每一个进行编程。在某些方面中,该外围电路可以包括ssg驱动电路,ssg驱动电路被配置为在预充电周期期间,将第一预充电电压施加到nand存储器串中的至少一个的ssg,并且在编程周期期间,将取消选择电压施加到nand存储器串中的至少一个的ssg,以取消选择nand存储器串中的至少一个。在某些方面中,该外围电路可以包括wl驱动电路,在对第一组存储器层中的一个进行编程时,该wl驱动电路可以被配置为在预充电周期期间将第二预充电电压施加到第一虚设存储器层。在某些实施方式中,第二预充电电压可以与第一预充电电压重叠。在又一其他方面中,该wl驱动电路可以被配置为在编程周期期间,将第一沟道通过电压施加到第一虚设存储器层。
3、在又一方面中,公开了一种用于操作3d存储器器件的方法。该3d存储器器件可以包括第一组存储器层、在第一组存储器层上方的第二组存储器层、以及在第一组存储器层与第二组存储器层之间的第一虚设存储器层。该3d存储器器件可以包括多个nand存储器串,多个nand存储器串均延伸穿过第一组存储器层、第二组存储器层和第一虚设存储器层。在某些实施方式中,nand存储器串中的每一个可以包括在第二组存储器层上方的漏极选择栅极(dsg)。在某些方面中,该方法可以包括在预充电周期期间,将第一预充电电压施加到nand存储器串中的至少一个的dsg;在某些其他方面中,该方法可以包括在编程周期期间,将取消选择电压施加到nand存储器串中的至少一个的dsg,以取消选择nand存储器串中的至少一个。在某些其他方面中,该方法可以包括在预充电周期期间,将第二预充电电压施加到第一虚设存储器层。在某些实施方式中,第二预充电电压可以与第一预充电电压重叠,并且在第一预充电电压之前坡降。在某些其他方面中,该方法可以包括在编程周期期间,将第一沟道通过电压施加到第一虚设存储器层。
4、在再一方面中,公开了一种用于操作3d存储器器件的方法。该3d存储器器件可以包括第一组存储器层、在第一组存储器层下方的第二组存储器层、在第一组存储器层与第二组存储器层之间的第一虚设存储器层、以及多个nand存储器串,多个nand存储器串均延伸穿过第一组存储器层、第二组存储器层和第一虚设存储器层。在某些方面中,nand存储器串中的每一个可以包括在第二组存储器层下方的源极选择栅极(ssg)。在某些方面中,该方法可以包括在预充电周期期间,将第一预充电电压施加到nand存储器串中的至少一个的ssg;在某些其他方面中,该方法可以包括在编程周期期间,将取消选择电压施加到nand存储器串中的至少一个的ssg,以取消选择nand存储器串中的至少一个。在某些其他方面中,该方法可以包括在预充电周期期间,将第二预充电电压施加到第一虚设存储器层。在某些实施方式中,第二预充电电压可以与第一预充电电压重叠。在某些方面中,该方法可以包括在编程周期期间,将第一沟道通过电压施加到第一虚设存储器层。
技术特征:1.一种三维(3d)存储器器件,包括:
2.根据权利要求1所述的三维存储器器件,其中,所述外围电路还被配置为:
3.根据权利要求1所述的三维存储器器件,其中,所述外围电路还被配置为:
4.根据权利要求1所述的三维存储器器件,还包括:
5.根据权利要求4所述的三维存储器器件,其中,所述第一存储器层位于所述第一虚设存储器层和源极选择栅线之间。
6.根据权利要求5所述的三维存储器器件,其中,所述外围电路还被配置为:
7.根据权利要求6所述的三维存储器器件,其中,在所述第一预充电周期内,施加到所述第一虚设存储器层的电压坡降早于施加到所述漏极选择栅线的电压坡降。
8.根据权利要求6中所述的三维存储器器件,其中,所述外围电路还被配置为:在所述第二预充电周期内,将所述第三预充电电压施加到所述漏极选择栅线。
9.根据权利要求5所述的三维存储器器件,其中,还包括位于所述第二存储器层和所述漏极选择栅线之间的第二虚设存储器层,所述外围电路还被配置为:
10.根据权利要求4所述的三维存储器器件,其中,所述第一存储器层位于所述第一虚设存储器层和所述漏极选择栅线之间。
11.根据权利要求10所述的三维存储器器件,其中,所述外围电路还被配置为:
12.根据权利要求11所述的三维存储器器件,其中,在所述第一预充电周期内,施加到所述第一虚设存储器层的电压坡降早于施加到所述源极选择栅线的电压坡降。
13.根据权利要求0中所述的三维存储器器件,其中,所述外围电路还被配置为:在所述第二预充电周期内,将所述第五预充电电压施加到所述源极选择栅线。
14.根据权利要求10所述的三维存储器器件,还包括位于所述第二存储器层和所述源极选择栅线之间的第三虚设存储器层,所述外围电路还被配置为:
15.根据权利要求1所述的三维存储器器件,其中,还包括位于所述第一虚设存储器层和所述第一存储器层之间的第三存储器层,所述外围电路还被配置为:
16.根据权利要求1所述的三维存储器器件,其中,所述第二预充电电压小于或等于0v。
17.一种三维(3d)存储器器件,包括:
18.根据权利要求17所述的三维存储器器件,其中,所述外围电路还被配置为:在对第二存储器层对应的存储器单元进行编程操作的第二预充电周期内,将小于所述第一预充电电压的第三预充电电压施加给所述第一虚设存储器层。
19.根据权利要求18所述的三维存储器器件,其中,所述第一存储器层位于第一虚设存储器层和所述源极选择栅线之间。
20.根据权利要求19所述的三维存储器器件,其中,所述外围电路还被配置为:在所述第一预充电周期或第二预充电周期内,将正向位线电压施加到位线。
21.根据权利要求19所述的三维存储器器件,其中,在所述第二预充电周期内,将所述第二预充电电压施加到所述漏极选择栅线。
22.根据权利要求19所述的三维存储器器件,还包括位于所述第二存储器层和所述漏极选择栅线之间的第二虚设存储器层,所述外围电路还被配置为:
23.根据权利要求22所述的三维存储器器件,其中,在所述第一预充电期间或所述第二预充电期间内,所述第二虚设存储器层从所述第四预充电电压开始下降的时刻早于或等于所述漏极选择栅线从所述第二预充电电压开始下降的时刻。
24.根据权利要求18所述的三维存储器器件,其中,所述第一存储器层位于所述第一虚设存储器层和所述漏极选择栅线之间。
25.根据权利要求24所述的三维存储器器件,其中,所述外围电路还被配置为:在所述第一预充电周期或第二预充电周期内,将正向源极线电压施加到源极线。
26.根据权利要求24所述的三维存储器器件,其中,在所述第二预充电周期内,将所述第二预充电电压施加到所述源极选择栅线。
27.根据权利要求24所述的三维存储器器件,其中,还包括位于所述第二存储器层和所述源极选择栅线之间的第三虚设存储器层,所述外围电路还被配置为:
28.根据权利要求27所述的三维存储器器件,其中,在所述第一预充电期间或所述第二预充电期间内,所述第三虚设存储器层从所述第五预充电电压开始下降的时刻早于或等于所述源极选择栅线从所述第二预充电电压开始下降的时刻。
29.根据权利要求18所述的三维存储器器件,其中,还包括位于所述第一虚设存储器层和所述第一存储器层之间的第三存储器层,所述外围电路还被配置为:
30.根据权利要求18所述的三维存储器器件,其中,所述第三预充电电压小于或等于0v。
31.一种用于操作三维(3d)存储器器件的方法,其中,所述三维存储器器件包括第一存储器层、第二存储器层、以及在所述第一存储器层与所述第二存储器层之间的第一虚设存储器层,所述方法包括:
32.根据权利要求31所述的方法,其中,所述第一存储器层位于所述第一虚设存储器层和源极选择栅线之间,所述方法还包括:
33.根据权利要求32所述的方法,其中,在所述第一预充电周期内,施加到所述第一虚设存储器层的电压坡降早于施加到所述漏极选择栅线的电压坡降。
34.根据权利要求33所述的方法,其中,还包括位于所述第二存储器层和所述漏极选择栅线之间的第二虚设存储器层,所述方法还包括:
35.根据权利要求31所述的方法,其中,所述第一存储器层位于所述第一虚设存储器层和漏极选择栅线之间,所述还包括:
36.根据权利要求35所述的方法,还包括:
37.根据权利要求35所述的方法,其中,所述三维存储器器件还包括位于所述第二存储器层和所述源极选择栅线之间的第三虚设存储器层,所述方法还包括:
38.根据权利要求31所述的方法,其中,所述三维存储器器件还包括位于所述第一虚设存储器层和所述第一存储器层之间的第三存储器层,所述方法还包括:
39.根据权利要求31所述的方法,其中,所述第二预充电电压小于或等于0v。
40.一种用于操作三维(3d)存储器器件的方法,其中,所述三维存储器器件包括源极选择栅线、漏极选择栅线、第一存储器层、第二存储器层、以及在所述第一存储器层与所述第二存储器层之间的第一虚设存储器层,所述方法包括:
41.根据权利要求40所述的方法,所述方法还包括:
技术总结一种3D存储器器件可以包括第一存储器层、第二存储器层、以及在所述第一存储器层与所述第二存储器层之间的第一虚设存储器层;以及外围电路,所述外围电路耦接所述第一存储器层、第二存储器层以及第一虚设存储器层,所述外围电路被配置为:对所述第一存储器层对应的存储器单元进行编程操作的第一预充电周期内,将第一预充电电压施加到所述第一虚设存储器层;以及对所述第一存储器层对应的存储单元进行编程操作后,对所述第二存储器层对应的存储单元进行编程操作的第二预充电周期内,将小于所述第一预充电电压的第二预充电电压施加到所述第一虚设存储器层。技术研发人员:宋雅丽,赵向南,闵园园,贾建权,游开开受保护的技术使用者:长江存储科技有限责任公司技术研发日:技术公布日:2024/6/26本文地址:https://www.jishuxx.com/zhuanli/20240731/185228.html
版权声明:本文内容由互联网用户自发贡献,该文观点仅代表作者本人。本站仅提供信息存储空间服务,不拥有所有权,不承担相关法律责任。如发现本站有涉嫌抄袭侵权/违法违规的内容, 请发送邮件至 YYfuon@163.com 举报,一经查实,本站将立刻删除。
上一篇
半导体装置的制作方法
下一篇
返回列表