一种存储器的操作方法、存储器、系统及电子设备与流程

本技术涉及存储器，尤其涉及一种存储器的操作方法、存储器、系统及电子设备。

背景技术：

1、近年来，闪存存储器(flash memory)的发展尤为迅速，尤其是三维的闪存存储器(3d nand)的发展更为迅速。随着3d nand的堆叠层数(层数增加、密度会增加)不断增加，存储串对应的沟通长度会不断增加，因此，在对3dnand执行相关操作时，沟道电势的传导过程变慢，不利用相关操作的快速实现。

技术实现思路

1、有鉴于此，本技术实施例提供一种存储器的操作方法、存储器、系统及电子设备，以解决上述技术问题。

2、为达到上述目的，本技术的技术方案是这样实现的：

3、第一方面，本技术实施例提供一种存储器的操作方法，所述存储器包括多个存储串；所述存储串包括串联在位线与源极线之间的上选择管及下选择管；所述操作方法包括：

4、对所述存储串执行预导通操作；其中，所述预导通操作包括：对所述存储串的位线施加第一负偏置电压，对所述存储串的上选择管施加第一导通电压；和/或，对所述存储串的源极线施加第二负偏置电压，对所述存储串的下选择管施加第二导通电压。

5、在上述方案中，所述存储串还包括串联在所述上选择管和所述下选择管之间的多个存储单元；所述预导通操作还包括：

6、对与所述存储串包含的所述多个存储单元耦接的字线施加第三导通电压，使所述多个存储单元导通。

7、在上述方案中，所述预导通操作还包括：

8、在所述第一负偏置电压持续第一预设时间后，取消对所述位线施加所述第一负偏置电压；和/或，在所述第二负偏置电压持续第二预设时间后，取消对所述源极线施加所述第二负偏置电压。

9、在上述方案中，所述操作方法还包括：

10、对所述存储串执行读取操作或编程验证操作；其中，所述读取操作或编程验证操作，包括：对所述存储串的位线施加驱动电压；对所述存储串的源极线施加接地电压。

11、在上述方案中，所述存储串包括选择串，所述读取操作或编程验证操作，还包括：对与所述选择串中的未选中存储单元耦接的字线、所述选择串包含的上选择管及下选择管均施加第四导通电压；对与所述选择串中选中存储单元耦接的字线施加操作电压；其中，所述操作电压包括读取电压或编程验证电压。

12、在上述方案中，所述存储串包括非选择串，所述读取操作或编程验证操作，还包括：对所述非选择串的上选择管及下选择管施加关断电压。

13、在上述方案中，所述第四导通电压大于或等于所述第一导通电压和/或所述第二导通电压。

14、在上述方案中，所述操作电压小于或等于所述第一导通电压和/或所述第二导通电压。

15、在上述方案中，所述操作方法还包括：

16、在对所述存储串执行完读取操作或编程验证操作后，对所述存储串执行预关断操作；

17、其中，所述预关断操作包括：对所述存储串的位线施加所述第一负偏置电压，对所述存储串的上选择管施加所述第一导通电压；和/或，对所述存储串的源极线施加所述第二负偏置电压，对所述存储串的下选择管施加所第二导通电压。

18、在上述方案中，所述预关断操作还包括：

19、对与所述存储串包含的所述多个存储单元耦接的字线施加第三导通电压，使所述多个存储单元导通。

20、在上述方案中，所述预关断操作还包括：

21、在所述第一负偏置电压持续第一预设时间后，取消对所述位线施加所述第一负偏置电压；和/或，在所述第二负偏置电压持续第二预设时间后，取消对所述源极线施加所述第二负偏置电压。

22、第二方面，本技术实施例还提供一种存储器，包括：存储阵列，所述存储阵列包括多个存储串；所述存储串包括串联在位线与源极线之间的上选择管、多个存储单元及下选择管；

23、以及耦合在所述存储阵列且被配置为控制所述存储阵列的外围电路，其中；

24、所述外围电路被配置为：对所述存储串执行预导通操作；其中，所述预导通操作包括：对所述存储串的位线施加第一负偏置电压，对所述存储串的上选择管施加第一导通电压；和/或，对所述存储串的源极线施加第二负偏置电压，对所述存储串的下选择管施加第二导通电压。

25、在上述方案中，所述外围电路还被配置为：对与所述存储串包含的所述多个存储单元耦接的字线施加第三导通电压，使所述多个存储单元导通；

26、在所述第一负偏置电压持续第一预设时间后，取消对所述位线施加所述第一负偏置电压；和/或，在所述第二负偏置电压持续第二预设时间后，取消对所述源极线施加所述第二负偏置电压。

27、在上述方案中，所述外围电路还被配置为：对所述存储串执行读取操作或编程验证操作；其中，所述读取操作或编程验证操作，包括：对所述存储串的位线施加驱动电压；对所述存储串的源极线施加接地电压。

28、在上述方案中，所述存储串包括选择串和非选择串；所述外围电路还被配置为：所述读取操作或编程验证操作，还包括：对与所述选择串中的未选中存储单元耦接的字线、所述选择串包含的上选择管及下选择管均施加第四导通电压；对与所述选择串中选中存储单元耦接的字线施加操作电压；其中，所述操作电压包括读取电压或编程验证电压；

29、对与所述非选择串的上选择管及下选择管均施加关断电压。

30、在上述方案中，所述外围电路还被配置为：在对所述存储串执行完读取操作或编程验证操作后，对所述存储串执行预关断操作；

31、其中，所述预关断操作包括：对所述存储串的位线施加所述第一负偏置电压，对所述存储串的上选择管施加所述第一导通电压；和/或，对所述存储串的源极线施加所述第二负偏置电压，对所述存储串的下选择管施加所第二导通电压。

32、在上述方案中，所述外围电路还被配置为：对与所述存储串包含的所述多个存储单元耦接的字线施加第三导通电压，使所述多个存储单元导通；

33、在所述第一负偏置电压持续第一预设时间后，取消对所述位线施加所述第一负偏置电压；和/或，在所述第二负偏置电压持续第二预设时间后，取消对所述源极线施加所述第二负偏置电压。

34、在上述方案中，所述存储阵列为三维nand闪存阵列。

35、第三方面，本技术实施例还提供一种存储系统，包括：一个或多个前述任一项所述存储器；以及耦合到所述存储器并且被配置为控制所述存储器的存储器控制器。

36、第四方面，本技术实施例还提供一种电子设备，前述的存储系统；以及与所述存储系统耦接并且被配置为控制所述存储系统的主机。

37、本技术实施例提供一种存储器的操作方法、存储器、系统及电子设备。其中，所述存储器包括多个存储串；所述存储串包括串联在位线与源极线之间的上选择管及下选择管；所述操作方法包括：对所述存储串执行预导通操作；其中，所述预导通操作包括：对所述存储串的位线施加第一负偏置电压，对所述存储串的上选择管施加第一导通电压；和/或，对所述存储串的源极线施加第二负偏置电压，对所述存储串的下选择管施加第二导通电压。本技术实施例提供的操作方法，在执行相关操作(比如，读取操作或编程验证操作)之前的预导通阶段及之后的预关断阶段，通过在存储串耦接的位线和/或源极线施加一定的负偏置电压，导通存储串的上选择管和/或下选择管，使得预导通阶段及预关断阶段的持续时间减小，有利于快速的执行相关操作。