存储器装置及其操作方法以及存储器系统与流程

本公开内容总体上涉及半导体，并且更具体而言涉及用于擦除三维nand存储器的方法。

背景技术：

1、在很多服务器和移动装置当中，nand存储器装置因其具有高存储密度和相对较低的访问延迟而被广泛用作主要的非易失性存储装置。为了提高存储容量，在现有技术的nand存储器装置中，每一存储器单元可以存储多个位。例如，在四级单元(qlc)模式中，每一存储器单元可以存储4个位。

技术实现思路

1、本技术的实施例公开了一种存储(存储器)装置，其包括底部选择栅、底部选定虚设部(selected dummy)(第一/第二底部虚设线)、字线(wl)、顶部选定虚设部(第一/第二顶部虚设线)以及顶部选择层(第一/第二顶部边缘线(edge line))。在它们当中，底部选择栅、底部选定虚设部、字线(wl)、顶部选定虚设部和顶部选择层不局限于仅一个层。wl包括顶部边缘存储层和底部边缘存储层。为了便于表达，本技术中提及的顶部选定虚设部接近顶部边缘存储层，并且底部选定虚设部接近底部边缘存储层。

2、随着现代化社会中的5g和大数据的发展，对存储容量的需求不断增长。作为当前的主流存储装置，3d nand闪存具有读取写入速度快和存储容量大的优点。随着存储密度越来越高，堆叠层数和单个存储单元的存储位数也随之增大。被称为qlc(四级单元)的单个存储器单元存储四个位。本技术以qlc为例，但不限于qlc，并且本技术还可以适用于mlc、plc、tlc和其他类型的存储器装置。为了确保边缘字线的可靠性要求，在一些实施例中，将若干条边缘字线设置到非qlc模式，例如，slc模式。然而，将损失存储器装置的容量。因此，一些上部和下部选定虚设部应当被编程至某一模式，以补偿损失的容量。例如，与字线(wl)相邻的选定虚设部也应当被以slc编程。

3、在本技术的实施例中，在选定虚设部中存储数据，并且在执行块擦除时，选定虚设部也需要被擦除，并且之后写入新数据。在一些情况下，在对应于冗余层的存储器单元的擦除深度与对应于字线的存储器单元的擦除深度一样深时，将影响存储器单元的正常编程。本技术提出了独立控制选定冗余层的擦除/擦除验证电压的实施例。选项1将向选定冗余层提供固定擦除补偿电压，并且选项2将使用固定h&r电压使其更浅。前者需要额外电压调节器来实现，这增大了电路设计面积；后者的擦除效率不高。

4、本技术的另一实施例提出了通过使用渐进的保持和释放(h&r)电压(第一/第二电压)来进行选定冗余层的擦除操作。它能够节省电压源的数量，因而节约电路面积，从而简化了电路设计，准确地控制了要擦除的存储器单元的擦除深度并且提高了擦除效率。提供渐进的保持和释放电压来擦除对应于选定冗余层的存储器单元，并且能够通过结合对应的擦除验证电压来提高选定冗余层的擦除准确度。本技术的实施例的擦除方法并非仅局限于擦除对应于选定冗余层的存储器单元，而是还适用于非易失性存储器的其他擦除操作。

5、本公开内容提供了用于擦除三维nand存储器的方法。

6、本公开内容的一个方面提供了一种用于擦除存储器装置的方法。所述方法包括：向所述存储器装置的公共源极线和/或位线施加擦除电压；向所述存储器装置的字线施加字线电压，其中，耦接至所述字线的第一组存储器单元均被配置为存储位数为第一数量的数据。所述方法还包括在第一时间段内向所述存储器装置的选定虚设线施加保持电压，其中，耦接至所述选定虚设线的第二组存储器单元均被配置为存储位数为第二数量的数据，并且第二数量小于第一数量。所述方法进一步包括在第一时间段之后从选定虚设线去除所述保持电压，以使得选定虚设线的电势升高到第一电压，其中，第一电压高于字线电压。所述方法还包括在后续擦除循环(erase loop)中的每者当中使第一时间段增量式增大。

7、在一些实施方式中，在后续擦除循环中的每个后续擦除循环当中使第一电压增量式减小。

8、在一些实施方式中，所述方法进一步包括在后续擦除循环中的每个后续擦除循环当中使擦除电压增量式增大。

9、在一些实施方式中，所述方法进一步包括在后续擦除循环中的每个后续擦除循环当中使擦除电压增大擦除步进电压(erase step voltage)。

10、在一些实施方式中，所述方法进一步包括：在第二时间段内向未选虚设线施加另一保持电压；以及在第二时间段之后从未选虚设线去除所述另一保持电压，以使得未选虚设线的另一电势升高到高于所述第一电压的第二电压。

11、在一些实施方式中，所述方法进一步包括：在第二时间段内向顶部选择栅施加所述另一保持电压；以及在所述第二时间段之后从所述顶部选择栅去除所述另一保持电压，以使得所述顶部选择栅的第三电势升高到所述第二电压。

12、在一些实施方式中，第二时间段短于第一时间段。

13、在一些实施方式中，所述另一保持电压和所述保持电压具有相同幅值。

14、在一些实施方式中，所述保持电压和所述字线电压具有相同幅值。

15、在一些实施方式中，所述方法进一步包括执行验证操作，以确定第一组存储器单元和第二组存储器单元是否处于擦除状态。

16、在一些实施方式中，所述方法进一步包括在第一组存储器单元和/或第二组存储器单元验证失败时进行至后续擦除循环。

17、本公开内容的另一方面提供了一种存储器装置。所述存储器装置包括：按照多个行布置的存储器单元的阵列；分别耦接至多行存储器单元的多条字线；以及耦接至所述多条字线的外围电路。外围电路被配置为：向所述存储器装置的公共源极线和/或位线施加擦除电压；并且向所述多条字线施加字线电压，其中，耦接至所述多条字线的第一组存储器单元均被配置为存储位数为第一数量的数据。外围电路还被配置为在第一时间段内向所述存储器装置的选定虚设线施加保持电压，其中，耦接至所述选定虚设线的第二组存储器单元均被配置为存储位数为第二数量的数据，并且第二数量小于第一数量。外围电路还被配置为在第一时间段之后从选定虚设线去除所述保持电压，以使得选定虚设线的电势升高到第一电压，其中，第一电压高于字线电压。外围电路被进一步配置为在后续擦除循环中的每个后续擦除循环当中使第一时间段增量式增大。

18、在一些实施方式中，在后续擦除循环中的每个后续擦除循环当中使第一电压增量式减小。

19、在一些实施方式中，在后续擦除循环中的每个后续擦除循环当中使擦除电压增量式增大。

20、在一些实施方式中，在后续擦除循环中的每个后续擦除循环当中使擦除电压增大擦除步进电压。

21、在一些实施方式中，外围电路被进一步配置为：在第二时间段内向未选虚设线施加另一保持电压；并且在第二时间段之后从所述未选虚设线去除所述另一保持电压，以使得所述未选虚设线的另一电势升高到高于所述第一电压的第二电压。

22、在一些实施方式中，未选虚设线包括顶部选择栅。

23、在一些实施方式中，第二时间段短于第一时间段。

24、在一些实施方式中，所述另一保持电压和所述保持电压具有相同幅值。

25、在一些实施方式中，所述保持电压和所述字线电压具有相同幅值。

26、在一些实施方式中，外围电路被进一步配置为执行验证操作，以确定第一组存储器单元和第二组存储器单元是否处于擦除状态。

27、在一些实施方式中，外围电路被进一步配置为在第一组存储器单元和/或第二组存储器单元验证失败时进行至后续擦除循环。

28、本公开内容的又一方面提供了一种存储系统。所述存储系统包括：被配置为发出擦除命令的存储器控制器；以及被配置为根据所述擦除命令执行擦除的存储器装置。所述存储器装置包括：按照多个行布置的存储器单元的阵列；分别耦接至多行存储器单元的多条字线；以及耦接至所述多条字线的外围电路。外围电路被配置为：向所述存储器装置的公共源极线和/或位线施加擦除电压；并且向所述多条字线施加字线电压，其中，耦接至所述多条字线的第一组存储器单元均被配置为存储位数为第一数量的数据。外围电路还被配置为在第一时间段内向所述存储器装置的选定虚设线施加保持电压，其中，耦接至所述选定虚设线的第二组存储器单元均被配置为存储位数为第二数量的数据，并且第二数量小于第一数量。外围电路被进一步配置为在第一时间段之后从选定虚设线去除所述保持电压，以使得选定虚设线的电势升高到第一电压，其中，第一电压高于字线电压。外围电路还被配置为在后续擦除循环中的每个后续擦除循环当中使第一时间段增量式增大。

29、本领域技术人员根据本公开内容的说明书、权利要求和附图能够理解本公开内容的其他方面。