存储器及其测试方法与流程

本公开实施例涉及半导体，特别涉及一种存储器及其测试方法。

背景技术：

1、目前在存储器的应用中，通过引入错误检查和纠正技术(ecc，error checkingand correcting)能够检测并纠正存储器的存储数据出现的一比特错误。引入ecc的存储器中需要在存储区域额外设置一存储区域用于存储ecc校验码数据，因此在对存储器的存储区域进行测试时，存储ecc校验码数据的存储区域也需要进行测试，以防止存储器制造过程中存储ecc校验码数据的存储区域也出现错误。

技术实现思路

1、本公开实施例提供一种存储器及其测试方法，至少有利于提高对存储器中引脚的利用率，以及提高对存储器进行测试的测试效率。

2、根据本公开一些实施例，本公开实施例一方面提供一种存储器，包括：多个第一引脚，用于接收数据；第二引脚，用于在所述存储器执行掩码写操作时接收掩码数据或在测试模式下接收校验码数据，其中，在所述存储器执行掩码写操作时所述存储器基于所述掩码数据对所述第一引脚接收的数据进行掩码；第一数据存储阵列，用于存储所述第一引脚接收的数据；校验码存储阵列，在所述测试模式下存储所述校验码数据。

3、在一些实施例中，所述存储器还包括压缩写模块，所述测试模式包括第一测试模式，所述压缩写模块用于在所述第一测试模式下，获取一个所述第一引脚接收的第一测试数据，并将所述第一测试数据压缩写入至所述第一数据存储阵列。

4、在一些实施例中，所述校验码数据包括第一校验码数据，所述校验码存储阵列包括第一校验码存储阵列，所述第二引脚在所述第一测试模式下接收第一校验码数据，所述第一校验码数据为被压缩写入至所述第一数据存储阵列的数据的ecc校验码，所述第一校验码存储阵列在所述第一测试模式下存储所述第一校验码数据。

5、在一些实施例中，所述存储器还包括第二数据存储阵列，所述压缩写模块还用于在所述第一测试模式下将所述第一测试数据压缩写入至所述第二数据存储阵列。

6、在一些实施例中，所述第一测试数据为8比特数据。

7、在一些实施例中，所述压缩写模块被配置为，根据所述8比特数据向所述第一数据存储阵列写入128比特数据，所述128比特数据包括16组所述第一测试数据。

8、在一些实施例中，所述校验码存储阵列还包括第二校验码存储阵列，所述第二校验码存储阵列在所述第一测试模式下存储所述第一校验码数据。

9、在一些实施例中，所述测试模式包括第二测试模式，每一所述第一引脚在所述第二测试模式下接收第二测试数据，所述第一数据存储阵列在所述第二测试模式下存储每一所述第一引脚接收的所述第二测试数据。

10、在一些实施例中，所述校验码数据包括第二校验码数据，所述校验码存储阵列包括第一校验码存储阵列，所述第二引脚在所述第二测试模式下接收第二校验码数据，所述第二校验码数据为所有所述第二测试数据的ecc校验码，所述第一校验码存储阵列在所述第二测试模式下存储所述第二校验码数据。

11、在一些实施例中，所述存储器还包括第二数据存储阵列和多个第三引脚，在所述第二测试模式下，所述第三引脚接收第三测试数据，所述第二数据存储阵列存储所述第三测试数据。

12、在一些实施例中，所述存储器还包括第四引脚，所述第四引脚用于在所述存储器执行掩码写操作时接收所述掩码数据或在所述第二测试模式下接收第三校验码数据，其中，在所述存储器执行掩码写操作时所述存储器基于所述掩码数据对所述第三引脚接收的数据进行掩码，所述第三校验码数据为所述第三测试数据的ecc校验码。

13、根据本公开一些实施例，本公开实施例另一方面还提供一种存储器的测试方法，应用于如上述任一项所述的存储器，所述存储器处于测试模式，所述测试方法包括：向所述第一引脚提供测试数据并将所述测试数据写入至第一数据存储阵列；向所述第二引脚提供校验码数据并将所述校验码数据写入至所述校验码存储阵列；读取所述第一数据存储阵列中的数据和所述校验码存储阵列中的数据，根据读取的数据确定测试结果。

14、在一些实施例中，所述测试模式包括第一测试模式，所述测试数据包括第一测试数据，所述存储器包括压缩写模块；所述向所述第一引脚提供测试数据并将所述测试数据写入至第一数据存储阵列，包括：向其中一个所述第一引脚提供所述第一测试数据，所述压缩写模块将所述第一测试数据压缩写入至所述第一数据存储阵列。

15、在一些实施例中，所述校验码数据包括第一校验码数据，所述校验码存储阵列包括第一校验码存储阵列，所述向所述第二引脚提供校验码数据并将所述校验码数据写入至所述校验码存储阵列，包括：向所述第二引脚提供所述第一校验码数据，所述第一校验码数据为被压缩写入至所述第一数据存储阵列的数据的ecc校验码，将所述第一校验码数据写入至所述第一校验码存储阵列。

16、在一些实施例中，所述测试模式包括第二测试模式，所述测试数据包括第二测试数据，所述向所述第一引脚提供测试数据并将所述测试数据写入至第一数据存储阵列，包括：向每一所述第一引脚提供所述第二测试数据，所述第一数据存储阵列存储每一所述第一引脚接收的所述第二测试数据。

17、在一些实施例中，所述校验码数据包括第二校验码数据，所述校验码存储阵列包括第一校验码存储阵列，所述向所述第二引脚提供校验码数据并将所述校验码数据写入至所述校验码存储阵列，包括：向所述第二引脚提供所述第二校验码数据，所述第二校验码数据为所有所述第二测试数据的ecc校验码，将所述第二校验码数据写入至所述第一校验码存储阵列。

18、本公开实施例提供的技术方案至少具有以下优点：

19、在存储器执行掩码写操作时，第二引脚用于接收掩码数据；在测试模式下，第二引脚用于接收校验码数据，如此，无论存储器处于掩码写操作模式还是测试模式，均能使用第二引脚进行数据的传输，且不同模式下第二引脚接收的数据不同，从而有利于提高对第二引脚的利用率。此外，在测试模式下，通过第一引脚接收需要存储至第一数据存储阵列中的数据，通过第二引脚接收校验码数据，即通过不同的引脚接收不同的数据，有利于提高存储器接收数据的效率，以提高对存储器进行测试的测试效率，而且，同时对第一数据存储阵列和校验码存储阵列进行测试，有利于进一步提高对存储器进行测试的测试效率。

20、而且，通过不同的引脚接收不同的数据，需要存储至第一数据存储阵列中的数据和校验码数据均可以由除存储器之外的结构提供，如此，有利于提高对存储器进行测试时第一引脚接收的数据和校验码数据的来源的多样性。

技术特征：

1.一种存储器，其特征在于，包括：

2.如权利要求1所述的存储器，其特征在于，所述存储器还包括压缩写模块，所述测试模式包括第一测试模式，所述压缩写模块用于在所述第一测试模式下，获取一个所述第一引脚接收的第一测试数据，并将所述第一测试数据压缩写入至所述第一数据存储阵列。

3.如权利要求2所述的存储器，其特征在于，所述校验码数据包括第一校验码数据，所述校验码存储阵列包括第一校验码存储阵列，所述第二引脚在所述第一测试模式下接收第一校验码数据，所述第一校验码数据为被压缩写入至所述第一数据存储阵列的数据的ecc校验码，所述第一校验码存储阵列在所述第一测试模式下存储所述第一校验码数据。

4.如权利要求3所述的存储器，其特征在于，所述存储器还包括第二数据存储阵列，所述压缩写模块还用于在所述第一测试模式下将所述第一测试数据压缩写入至所述第二数据存储阵列。

5.如权利要求2至4任一项所述的存储器，其特征在于，所述第一测试数据为8比特数据。

6.如权利要求5所述的存储器，其特征在于，所述压缩写模块被配置为，根据所述8比特数据向所述第一数据存储阵列写入128比特数据，所述128比特数据包括16组所述第一测试数据。

7.如权利要求3所述的存储器，其特征在于，所述校验码存储阵列还包括第二校验码存储阵列，所述第二校验码存储阵列在所述第一测试模式下存储所述第一校验码数据。

8.如权利要求1所述的存储器，其特征在于，所述测试模式包括第二测试模式，每一所述第一引脚在所述第二测试模式下接收第二测试数据，所述第一数据存储阵列在所述第二测试模式下存储每一所述第一引脚接收的所述第二测试数据。

9.如权利要求8所述的存储器，其特征在于，所述校验码数据包括第二校验码数据，所述校验码存储阵列包括第一校验码存储阵列，所述第二引脚在所述第二测试模式下接收第二校验码数据，所述第二校验码数据为所有所述第二测试数据的ecc校验码，所述第一校验码存储阵列在所述第二测试模式下存储所述第二校验码数据。

10.如权利要求9所述的存储器，其特征在于，所述存储器还包括第二数据存储阵列和多个第三引脚，在所述第二测试模式下，所述第三引脚接收第三测试数据，所述第二数据存储阵列存储所述第三测试数据。

11.如权利要求10所述的存储器，其特征在于，所述存储器还包括第四引脚，所述第四引脚用于在所述存储器执行掩码写操作时接收所述掩码数据或在所述第二测试模式下接收第三校验码数据，其中，在所述存储器执行掩码写操作时所述存储器基于所述掩码数据对所述第三引脚接收的数据进行掩码，所述第三校验码数据为所述第三测试数据的ecc校验码。

12.一种存储器的测试方法，应用于如权利要求1至11任一项所述的存储器，其特征在于，所述存储器处于测试模式，所述测试方法包括：

13.如权利要求12所述的测试方法，其特征在于，所述测试模式包括第一测试模式，所述测试数据包括第一测试数据，所述存储器包括压缩写模块；所述向所述第一引脚提供测试数据并将所述测试数据写入至第一数据存储阵列，包括：

14.如权利要求13所述的测试方法，其特征在于，所述校验码数据包括第一校验码数据，所述校验码存储阵列包括第一校验码存储阵列，所述向所述第二引脚提供校验码数据并将所述校验码数据写入至所述校验码存储阵列，包括：

15.如权利要求12所述的测试方法，其特征在于，所述测试模式包括第二测试模式，所述测试数据包括第二测试数据，所述向所述第一引脚提供测试数据并将所述测试数据写入至第一数据存储阵列，包括：向每一所述第一引脚提供所述第二测试数据，所述第一数据存储阵列存储每一所述第一引脚接收的所述第二测试数据。

16.如权利要求15所述的测试方法，其特征在于，所述校验码数据包括第二校验码数据，所述校验码存储阵列包括第一校验码存储阵列，所述向所述第二引脚提供校验码数据并将所述校验码数据写入至所述校验码存储阵列，包括：

技术总结本公开实施例涉及半导体技术领域，提供一种存储器及其测试方法，存储器包括：多个第一引脚，用于接收数据；第二引脚，用于在存储器执行掩码写操作时接收掩码数据或在测试模式下接收校验码数据，其中，在存储器执行掩码写操作时存储器基于掩码数据对第一引脚接收的数据进行掩码；第一数据存储阵列，用于存储第一引脚接收的数据；校验码存储阵列，在测试模式下存储校验码数据。本公开实施例至少有利于提高对存储器中引脚的利用率，以及提高对存储器进行测试的测试效率。技术研发人员：王佳受保护的技术使用者：长鑫存储技术有限公司技术研发日：技术公布日：2024/7/15