包含输出驱动器的设备及提供输出数据信号的方法与流程

背景技术：

1、对使计算系统更强大且更节能的追求已引起接口通信的进步，以在不增加并且理想地减少能量消耗的情况下改进吞吐量。通常，随着时钟速度增加，期望增加接口总线上的数据转换时间以匹配更快时钟速度。未来的低功耗双倍数据速率(lpddr)动态随机存取存储器(dram)性能目标可能最终超过dram晶体管切换能力。

2、为了解决所述限制，一些系统已实施数据编码及存储器与系统之间的专用、多级(例如，多于两级)通信。虽然利用多级通信可提供改进的吞吐量，但是用于提供多级数据信号的输出数据电路(例如输出驱动器)可为复杂的并且增加功耗。

3、随着工程师不断改进系统性能，可改进电流消耗且不会显著增加输出数据电路复杂性的输出驱动器可能是合意的。

技术实现思路

1、公开包含输出驱动器的设备及用于提供输出数据信号的方法。例如，设备包含高逻辑电平驱动器、低逻辑电平驱动器及中介逻辑电平驱动器。高逻辑电平驱动器耦合到数据端子且经配置以被提供第一电压，并且高逻辑电平驱动器经配置以在被激活时向数据端子提供高逻辑电平电压。所述低逻辑电平驱动器耦合到所述数据端子且经配置以被提供第二电压，并且所述低逻辑电平驱动器经配置以在被激活时向所述数据端子提供低逻辑电平电压。中介逻辑电平驱动器耦合到数据端子，且经配置以被提供具有介于第一电压与第二电压之间的量值的第三电压，并且中介逻辑电平驱动器经配置以在被激活时向数据端子提供中介逻辑电平电压。高逻辑电平驱动器、低逻辑电平驱动器及中介逻辑电平驱动器中的每一者经配置以基于多个控制信号中的一或多者分别被激活。

2、另一实例装置包含输出驱动器数据控制逻辑及输出驱动器。输出驱动器数据控制逻辑经配置以被提供多个数据位并基于多个数据位提供输出驱动器数据控制信号。输出驱动器耦合到输出驱动器数据控制逻辑，并且包含第一逻辑电平驱动器、第二逻辑电平驱动器及第三逻辑电平驱动器。输出驱动器经配置以接收输出驱动器数据控制信号，并且基于输出驱动器数据控制信号经配置以：用经激活的第一逻辑电平驱动器以及经取消激活的第二及第三逻辑电平驱动器提供第一逻辑电平电压，用经激活的第二逻辑电平驱动器以及经取消激活的第一及第三逻辑电平驱动器提供第二逻辑电平电压，及用经激活的第三逻辑电平驱动器以及经取消激活的第一及第二逻辑电平驱动器提供第三逻辑电平电压。第三逻辑电平电压具有介于第一逻辑电平与第二逻辑电平电压之间的量值。

3、实例输出驱动器包含第一、第二、第三及第四晶体管。第一晶体管耦合到数据端子且经配置以被提供第一电平电压。第二晶体管耦合到数据端子且经配置以被提供第二电平电压。第三及第四晶体管耦合到数据端子，并且第三及第四晶体管经配置以被提供第三电平电压。第一电平电压具有大于第二电平电压的量值，并且第三电平电压具有介于第一电平电压与第二电平电压之间的量值。

4、一种用于提供输出数据信号的实例方法包含：用经激活的第一逻辑电平驱动器以及经取消激活的第二及第三逻辑电平驱动器提供具有第一逻辑电平电压的输出数据信号；用经激活的第二逻辑电平驱动器以及经取消激活的第一及第三逻辑电平驱动器提供具有第二逻辑电平电压的输出数据信号；及用经激活的第三逻辑电平驱动器以及经取消激活的第一及第二逻辑电平驱动器提供第三逻辑电平电压。第三逻辑电平电压具有介于第一逻辑电平电压与第二逻辑电平电压之间的量值。

5、一种实例方法包含在输出驱动器处接收输出驱动器数据控制信号，并且响应于输出驱动器数据控制信号，激活高逻辑电平驱动器以向数据端子提供高逻辑电平电压，激活低逻辑电平驱动器以向数据端子提供低逻辑电平电压，或者激活中介逻辑电平驱动器以向数据端子提供中介逻辑电平电压。

6、一种用于在第一、第二及第三逻辑电平电压之间转换数据端子处的输出数据信号的方法包含：为将输出数据信号从第一逻辑电平电压转换到第二逻辑电平电压，取消激活耦合到数据端子并被提供第一电平电压的第一晶体管，且激活耦合到数据端子并被提供第二电平电压的第二晶体管；为将所述输出数据信号从所述第二逻辑电平电压转换到所述第一逻辑电平电压，取消激活所述第二晶体管并激活所述第一；为将所述输出数据信号从所述第一逻辑电平电压转换到所述第三逻辑电平电压，取消激活所述第一晶体管，且激活耦合到所述数据端子并各自被提供第三电平电压的第三及第四晶体管；为将所述输出数据信号从所述第二逻辑电平电压转换到所述第三逻辑电平电压，取消激活所述第二晶体管，并激活所述第三及第四晶体管；为将所述输出数据信号从所述第三逻辑电平电压转换到所述第一逻辑电平电压，取消激活所述第三及第四晶体管并激活所述第一晶体管；及为将所述输出数据信号从所述第三逻辑电平电压转换到所述第二逻辑电平电压，取消激活所述第三及第四晶体管并激活所述第二晶体管。

技术特征：

1.一种设备，其包括：

2.根据权利要求1所述的设备，其中所述中介逻辑电平驱动器包括：

3.根据权利要求2所述的设备，其中所述上拉中间驱动器包括：

4.根据权利要求3所述的设备，其中所述下拉中间驱动器包括：

5.根据权利要求4所述的设备，其中所述第一晶体管包括第一沟道类型的晶体管，并且其中所述第三晶体管包括第二沟道类型的晶体管，所述第二沟道类型不同于所述第一沟道类型。

6.根据权利要求1所述的设备，其中所述数据端子经配置以耦合到端接电阻，所述端接电阻经配置以被提供所述第一电压、所述第二电压或所述第三电压。

7.根据权利要求1所述的设备，其中：

8.一种设备，其包括：

9.根据权利要求8所述的设备，其中：

10.根据权利要求9所述的设备，其中所述第三逻辑电平驱动器包括第一电阻及耦合到所述第一电阻的第一中间驱动器，并且进一步包括第二电阻及耦合到所述第二电阻的第二中间驱动器，所述第一中间驱动器经配置以响应于高态有效第三控制信号而被激活，并且所述第二中间驱动器经配置以响应于低态有效第四控制信号而被激活。

11.根据权利要求8所述的设备，其中：

12.根据权利要求8所述的设备，其中所述第三逻辑电平驱动器包括上拉中间驱动器及下拉中间驱动器，所述上拉中间驱动器及所述下拉中间驱动器两者经激活以提供所述第三逻辑电平电压。

13.一种输出驱动器，其包括：

14.根据权利要求13所述的设备，其中所述第一晶体管及所述第四晶体管是第一沟道类型晶体管，且所述第二晶体管及所述第三晶体管是第二沟道类型晶体管，其中所述第一沟道类型晶体管及所述第二沟道类型晶体管是相反的沟道类型。

15.根据权利要求14所述的设备，其中所述第一沟道类型晶体管包括p沟道晶体管，而所述第二沟道类型晶体管包括n沟道晶体管。

16.根据权利要求13所述的设备，其中所述第三晶体管包括低阈值电压晶体管，并且其中所述第四晶体管包括低阈值电压晶体管。

17.根据权利要求13所述的设备，其进一步包括：

18.根据权利要求17所述的设备，其中所述第一晶体管及所述第六晶体管包含相对厚的栅极氧化物。

19.根据权利要求13所述的设备，其进一步包括：

20.一种用于提供输出数据信号的方法，其包括：

21.根据权利要求20所述的方法，其中用所述经激活的第三逻辑电平驱动器提供所述第三逻辑电平包括：

22.根据权利要求21所述的方法，其中用所述经激活的第一逻辑电平驱动器提供具有所述第一逻辑电平电压的所述输出数据信号包括响应于具有所述第二电平的第三控制信号激活所述第一逻辑电平驱动器。

23.根据权利要求21所述的方法，其中用所述经激活的第二逻辑电平驱动器提供具有所述第二逻辑电平电压的所述输出数据信号包括响应于具有所述第一电平的第四控制信号激活所述第二逻辑电平驱动器。

24.一种方法，其包括：

25.根据权利要求24所述的方法，其进一步包括取消激活所述高逻辑电平驱动器及所述低逻辑电平驱动器以向所述数据端子提供所述中介逻辑电平电压。

26.根据权利要求24所述的方法，其进一步包括基于多个数据位提供所述输出驱动器数据控制信号。

27.根据权利要求24所述的方法，其中激活所述高逻辑电平驱动器包括激活p沟道晶体管以向耦合到所述数据端子的电阻器提供第一电压。

28.根据权利要求27所述的方法，其中激活所述低逻辑电平驱动器包括激活n沟道晶体管以向耦合到所述数据端子的所述电阻器提供第二电压。

29.根据权利要求24所述的方法，其中激活所述中介逻辑电平驱动器包括：

30.一种用于在第一、第二及第三逻辑电平电压之间转换数据端子处的输出数据信号的方法，其包括：

31.根据权利要求30所述的方法，其中所述第一电平电压具有大于所述第二电平电压的量值，并且所述第三电平电压具有介于所述第一电平电压与所述第二电平电压之间的量值。

技术总结描述包含输出驱动器的设备及用于提供输出数据信号的方法。实例设备包含高逻辑电平驱动器、低逻辑电平驱动器及中介逻辑电平驱动器。所述高逻辑电平驱动器被提供第一电压，并在被激活时向数据端子提供高逻辑电平电压。所述低逻辑电平驱动器被提供第二电压，并在被激活时向所述数据端子提供低逻辑电平电压。所述中介逻辑电平驱动器被提供具有介于所述第一电压与所述第二电压之间的量值的第三电压，并且当被激活时向所述数据端子提供中介逻辑电平电压。所述高逻辑电平驱动器、低逻辑电平驱动器及中介逻辑电平驱动器中的每一者经配置以基于多个控制信号中的一或多者分别被激活。技术研发人员：新井铁也,塚田修一,西村俊,松井良德受保护的技术使用者：美光科技公司技术研发日：技术公布日：2024/7/15