包含上覆于存储器阵列上的控制逻辑电路系统的微电子装置，及相关存储器装置和电子系统的制作方法

在各种实施例中，本公开大体上涉及微电子装置设计的领域。更具体地说，本公开涉及包含上覆于存储器阵列的控制逻辑电路系统的微电子装置，以及相关存储器装置和电子系统。

背景技术：

1、微电子装置通常具有可能影响性能的复杂信号布线。微电子装置的一个实例是存储器装置。存储器装置通常被提供为计算机或其它电子装置中的内部集成电路。存在许多类型的存储器装置，包含但不限于易失性存储器装置。一种类型的易失性存储器装置为动态随机存取存储器(dram)装置。dram装置可包含存储器阵列，其包含布置成沿第一水平方向延伸的行和沿第二水平方向延伸的列的dram单元。在一个设计配置中，个别dram单元包含存取装置(例如，晶体管)和电连接到存取装置的存储节点装置(例如，电容器)。dram装置的dram单元可通过如下数字线和字线电存取：所述数字线和字线沿着存储器阵列的行和列布置且与dram装置的基底控制逻辑结构内的控制逻辑装置电连通。

2、下伏于dram装置的存储器阵列下的基底控制逻辑结构内的控制逻辑装置已用以控制dram装置的dram单元上的操作。基底控制逻辑结构的控制逻辑装置可被提供为借助于结构(例如，竖直布线结构，如导电触点；水平布线结构)与耦合到dram单元的数字线和字线电通信。令人遗憾地，三维(3d)存储器装置(例如，3d dram装置)架构可能需要复杂且拥塞的布线设计以将dram单元电连接到控制逻辑电路系统，例如子字线驱动器(swd)电路系统和感测放大器(sa)电路系统。

技术实现思路

1、在一些实施例中，一种微电子装置包括阵列区、数字线出口区、感测放大器区和布线结构。所述阵列区个别地包括：存储器单元，其包括存取装置和存储节点装置；数字线，其耦合到所述存取装置且在第一方向上延伸；以及字线，其耦合到所述存取装置且在正交于所述第一方向的第二方向上延伸。所述数字线出口区在所述第一方向上与所述阵列区水平地交替。所述感测放大器区段包括竖直地上覆于所述数字线出口区上且与其水平地重叠的感测放大器电路系统。所述布线结构在所述数字线出口区的水平区域内，且将所述感测放大器区段的所述感测放大器电路系统耦合到所述数字线。

2、在额外实施例中，一种微电子装置包括：第一微电子装置结构；以及第二微电子装置结构，其竖直地上覆于所述第一微电子装置结构上。所述第一微电子装置包括：阵列区，其包括存储器单元；数字线出口区，其在第一水平方向上与所述阵列区相邻；字线出口区，其在垂直于所述第一水平方向的第二水平方向上与所述阵列区相邻；数字线，其耦合到所述阵列区的所述存储器单元，且在所述第一水平方向上终止于所述数字线出口区内；以及字线，其耦合到所述阵列区的所述存储器单元，且在所述第二水平方向上终止于所述字线出口区内。所述第二微电子装置结构包括：感测放大器(sa)区，其至少部分地与所述数字线出口区水平地重叠，且包括耦合到所述数字线的sa电路系统；以及子字线驱动器(swd)区，其从所述sa区水平地偏移，且包括耦合到所述字线的swd电路系统。

3、在另外的实施例中，一种电子系统包括输入装置、输出装置、可操作地耦合到输入装置和输出装置的处理器装置，以及可操作地耦合到处理器装置且包括至少一个微电子装置结构的存储器装置。所述微电子装置结构包括阵列区、数字线出口区、字线出口区和感测放大器区段。所述阵列区个别地包括：存储器单元阵列；数字线，其耦合到所述存储器单元阵列；比较数字线，其与所述数字线配对且耦合到所述存储器单元阵列；以及字线，其耦合到所述存储器单元阵列，且与所述数字线和所述比较数字线正交地水平延伸。所述数字线出口区在第一水平方向上与所述阵列区交替。所述数字线和所述比较数字线的水平末端终止于所述数字线出口区内。所述字线出口区在第二水平方向上与所述阵列区交替。所述字线的水平末端终止于所述字线出口区内。所述感测放大器区段包括竖直地上覆于所述数字线出口区上且与其水平地重叠的感测放大器电路系统。每一阵列区配置有接近所述阵列区段的第一拐角的奇数感测放大器区段以及接近所述阵列区段的在所述第一拐角对角对面的第四拐角的偶数感测放大器区段。

技术特征：

1.一种微电子装置，其包括：

2.根据权利要求1所述的微电子装置，其中所述布线结构包括：

3.根据权利要求1所述的微电子装置，其中所述感测放大器区段包括：

4.根据权利要求3所述的微电子装置，其中所述数字线出口区包括：

5.根据权利要求1至4中任一权利要求所述的微电子装置，其中：

6.根据权利要求1至4中任一权利要求所述的微电子装置，其中所述至少一个感测放大器区段的所述感测放大器电路系统包括：

7.根据权利要求1至4中任一权利要求所述的微电子装置，其中所述感测放大器区段的所述感测放大器电路系统包括互补金属氧化物半导体cmos电路系统。

8.根据权利要求7所述的微电子装置，其中所述感测放大器区段的所述感测放大器电路系统包括：

9.根据权利要求8所述的微电子装置，其中所述感测放大器区段进一步包括：

10.根据权利要求1至4中任一权利要求所述的微电子装置，其中所述数字线包括：

11.根据权利要求10所述的微电子装置，其中，在所述数字线出口区内，所述第一数字线在所述第一方向上的末端从所述第二数字线在所述第一方向上的末端水平地偏移。

12.根据权利要求1所述的微电子装置，其中所述布线结构包括：

13.根据权利要求1至4中任一权利要求所述的微电子装置，其中所述阵列区的所述存储器单元包括动态随机存取存储器dram单元。

14.根据权利要求1至4中任一权利要求所述的微电子装置，其中：

15.一种微电子装置，其包括：

16.根据权利要求15所述的微电子装置，其中所述第二微电子装置结构的所述sa区部分地与所述第一微电子装置结构的数字线出口区水平地重叠，且部分地与所述第一微电子装置结构的所述阵列区水平地重叠。

17.根据权利要求16所述的微电子装置，其中所述sa区中的至少一者的所述sa电路系统包括：

18.根据权利要求17所述的微电子装置，其中所述sa区中的所述至少一者的所述sa电路系统进一步包括在所述第一水平方向上插置于所述nmos感测放大器电路系统与所述pmos感测放大器电路系统之间的均衡eq放大器电路系统。

19.根据权利要求18所述的微电子装置，其中所述sa区中的所述至少一者进一步包括：

20.一种电子系统，其包括：

21.根据权利要求20所述的电子系统，其进一步包括布线结构，其在所述数字线出口区的水平区域内，且将所述感测放大器区段的所述感测放大器电路系统耦合到所述数字线和所述比较数字线。

22.根据权利要求20所述的电子系统，其中所述感测放大器区段仅部分地与所述数字线出口区水平地重叠。

23.根据权利要求20至22中任一权利要求所述的电子系统，其进一步包括子字线驱动器区段，所述子字线驱动器区段从所述感测放大器区段水平地偏移且包括在所述感测放大器电路系统的竖直位置处的子字线驱动器电路系统，所述子字线驱动器电路系统与字线电连通。

24.根据权利要求20至22中任一权利要求所述的电子系统，其中所述存储器装置包括dram装置。

技术总结本申请案涉及包含上覆于存储器阵列上的控制逻辑电路系统的微电子装置，以及相关存储器装置和电子系统。公开一种微电子装置，其包含：阵列区，其个别地包括：存储器单元，其包括存取装置和存储节点装置；数字线，其耦合到所述存取装置，在第一方向上延伸；以及字线，其耦合到所述存取装置，在正交于所述第一方向的第二方向上延伸。数字线出口区在所述第一方向上与所述阵列区水平地交替；感测放大器区段包括竖直地上覆于所述数字线出口区上且与其水平地重叠的感测放大器电路系统；且在所述数字线出口区的水平区域内的布线结构将所述感测放大器区段的所述感测放大器电路系统耦合到所述数字线。技术研发人员：何源,F·A·席赛克·艾吉受保护的技术使用者：美光科技公司技术研发日：技术公布日：2024/3/4