一种存储器、噪声减小方法和电子设备与流程

本申请涉及半导体，尤其涉及一种存储器、噪声减小方法和电子设备。

背景技术：

1、目前，存储器通常包含多个存储阵列(mat)，而不同的存储器阵列之间设置有灵敏放大器(sense amplifier，sa)，在向灵敏放大器输入控制信号时以执行感测放大动作时，由于位线与信号线之间存在耦合寄生电容，因此会产生额外的噪声，进而影响灵敏放大器的感测放大性能，导致存储器的性能受到影响。

技术实现思路

1、本申请实施例提供一种存储器、噪声减小方法和电子设备，减小了存储器的噪声，提高了存储器的性能。

2、本申请的技术方案是这样实现的：

3、本申请实施例提供了一种存储器，包括：

4、多个存储阵列、位于相邻所述存储阵列之间的多个灵敏放大器以及用于控制所述灵敏放大电路时序的信号线；所述灵敏放大器的第一节点与位线连接，所述灵敏放大器的第二节点与参考位线连接；其中，所述位线和所述参考位线来自不同的所述存储阵列；所述信号线包括位于所述灵敏放大电路相对两侧且位于所述灵敏放大电路和所述存储阵列之间的第一信号线和第二信号线，所述位线与所述第一信号线之间设置有第一隔离结构，所述参考位线与所述第二信号线之间设置有第二隔离结构。

5、本申请实施例提供了一种噪声减小方法，包括：

6、获取每一灵敏放大器的寄生电容；基于所述每一所述灵敏放大器的寄生电容、与所述灵敏放大器连接的第一信号线的第一信号电压、以及与所述灵敏放大器连接的第二信号线的第二信号电压，确定每一所述灵敏放大器的原始噪声；基于每一所述灵敏放大器的原始噪声，确定每一所述灵敏放大器的第一隔离结构启用时的第一隔离电压，以及第二隔离结构启用时的第二隔离电压；其中，每一所述灵敏放大器的第一隔离结构位于每一所述灵敏放大器的位线与所述第一信号线之间，每一所述灵敏放大器的第二隔离结构位于每一所述灵敏放大器的参考位线与所述第二信号线之间；在所述第一隔离结构和所述第二隔离结构启用时，通过所述第一隔离结构与所述位线之间耦合形成的第一隔离电容，以及，所述第二隔离结构与所述参考位线之间耦合形成的产生第二隔离电容；减少所述灵敏放大器在工作过程中的噪声。

7、本申请实施例提供了一种电子设备，包括：上述存储器，用于存储计算机程序；处理器，用于执行所述存储器中存储的计算机程序时，实现上述噪声减小方法。

8、本申请实施例所提供的一种存储器、噪声减小方法和电子设备，由于位线和第一信号线之间有第一隔离结构，通过第一隔离结构可以隔离位线和第一信号线之间的耦合作用，减小耦合寄生电容；参考位线和第二信号线之间有第二隔离结构，通过第二隔离结构可以隔离参考位线和第二信号线之间的耦合作用，减小耦合寄生电容；从而减小位线和信号线之间的寄生电容，从而减小灵敏放大器在工作过程中的噪声，进而减小存储器的噪声，提高存储器的性能。

技术特征：

1.一种存储器，其特征在于，所述存储器包括多个存储阵列、位于相邻所述存储阵列之间的多个灵敏放大器以及用于控制所述灵敏放大电路时序的信号线；

2.根据权利要求1所述的存储器，其特征在于，

3.根据权利要求2所述的存储器，其特征在于，所述存储器包括噪声控制模块；所述噪声控制模块与所述第一隔离结构和所述第二隔离结构连接；

4.根据权利要求2所述的存储器，其特征在于，

5.根据权利要求3所述的存储器，其特征在于，所述第一隔离结构与所述第二隔离结构连接；所述第一隔离电压和所述第二隔离电压相同。

6.根据权利要求3所述的存储器，其特征在于，

7.根据权利要求1-6任一项所述的存储器，其特征在于，

8.一种噪声减小方法，应用于权利要求1-7任一项所述的存储器，其特征在于，包括：

9.根据权利要求8所述的方法，其特征在于，所述灵敏放大器的寄生电容包括：所述位线和所述第一信号线之间的第一上电容、所述位线和所述第二信号线之间的第一下电容、所述参考位线和所述第二信号线之间的第二上电容、所述参考位线和所述第二信号线之间的第二下电容；

10.根据权利要求8所述的方法，其特征在于，所述方法还包括：

11.根据权利要求8所述的方法，其特征在于，所述基于所述每一所述灵敏放大器的寄生电容、与所述灵敏放大器连接的第一信号线的第一信号电压、以及与所述灵敏放大器连接的第二信号线的第二信号电压，确定每一所述灵敏放大器的原始噪声之后，所述方法还包括：

12.根据权利要求11所述的方法，其特征在于，所述获取所述候选修改信号线在所属存储阵列上的每个候选调整位置，还包括：

13.一种电子设备，其特征在于，包括：

技术总结本申请实施例公开了一种存储器、噪声减小方法和电子设备，存储器包括：多个存储阵列、位于相邻存储阵列之间的多个灵敏放大器以及用于控制灵敏放大电路时序的信号线；灵敏放大器的第一节点与位线连接，灵敏放大器的第二节点与参考位线连接；其中，位线和参考位线来自不同的存储阵列片；信号线包括位于灵敏放大电路相对两侧且位于灵敏放大电路和存储阵列之间的第一信号线和第二信号线，位线与第一信号线之间设置有第一隔离结构，参考位线与第二信号线之间设置有第二隔离结构。技术研发人员：罗怡菲,李露受保护的技术使用者：长鑫存储技术有限公司技术研发日：技术公布日：2024/7/18