正交误差校正电路和具有其的存储器装置的制作方法

本公开涉及一种正交误差校正电路，更具体地说，涉及一种校正多相位时钟信号之间的偏斜(skew)的正交误差校正电路以及包括该正交误差校正电路的存储器装置。

背景技术：

1、诸如低功耗双数据率(lpddr)同步动态随机存取存储器(sdram)等的存储器装置可用于诸如智能电话、可穿戴装置、平板个人计算机(pc)和超极本等的各种电子装置中。

2、存储器装置可根据诸如lpddr，双数据率x(ddrx)等的各种规范操作。存储器装置可从存储器控制器接收预设时钟信号，通过利用接收的时钟信号产生多相位时钟信号，并且通过使用所产生的多相位时钟信号来接收写数据或向存储器控制器发送读数据。由于多相位时钟信号之间的偏斜降低了数据收发特性，因此可能需要适当地校正多相位时钟信号之间的偏斜。然而，在产生多相时钟信号的过程中可能需要降低功耗。

技术实现思路

1、本公开的一方面提供了一种正交误差校正(qec)电路，其通过去除现有技术的存储器装置中的一个或多个电路块增大了集成度并且降低了功耗。

2、根据本公开的一方面，提供了一种存储器装置，该存储器装置包括：时钟接收器,其被配置为接收外部时钟信号；发送器，其被配置为并行地接收多个数据并且基于与外部时钟信号具有相同频率的多个时钟信号顺序地输出多个数据，多个时钟信号中的每一个的相位与多个时钟信号中的另一个的相位不同；以及正交误差校正(qec)电路，其被配置为：选择性地接收多个时钟信号中的第一时钟信号，第一时钟信号具有第一相位，基于相对于第一时钟信号的延迟操作产生第二时钟信号，第二时钟信号的第二相位不同于第一时钟信号的第一相位，以及通过执行基于第一时钟信号和第二时钟信号产生的多个时钟信号之间的第一相位比较校正多个时钟信号之间的偏斜。

3、根据本公开的另一方面，提供了一种存储器装置，该存储器装置包括：时钟接收器，其被配置为接收与数据率的4分频信号相对应的差分信号，作为外部时钟信号；缓冲器，其被配置为基于对差分信号的缓冲操作输出第一时钟信号和第一时钟信号的反相信号；第一多路复用器，其被配置为接收第一时钟信号和第一时钟信号的反相信号，并且选择性地输出第一时钟信号；正交误差校正(qec)电路，其被配置为从第一多路复用器接收第一时钟信号，基于第一时钟信号在内部产生包括第一时钟信号、第二时钟信号、第三时钟信号和第四时钟信号的4相位时钟信号，校正第一时钟信号至第四时钟信号之间的偏斜，并且输出校正了偏斜的第一时钟信号和校正了偏斜的第二时钟信号；时钟产生电路，其被配置为基于从qec电路接收的校正了偏斜的第一时钟信号和校正了偏斜的第二时钟信号输出第一时钟信号至第四时钟信号；以及收发电路，其被配置为并行地接收第一数据、第二数据、第三数据和第四数据并且基于从时钟产生电路输出的第一时钟信号至第四时钟信号顺序地输出第一数据至第四数据。

4、根据本公开的另一方面，提供了一种正交误差校正(qec)电路，该qec电路包括：第一延迟器，其被配置为接收第一时钟信号并且输出相对于第一时钟信号的相位延迟为90度的第二时钟信号；边沿控制器，其被配置为基于第一控制码控制第一时钟信号的第一上升沿或第一下降沿，并且基于第二控制码控制第二时钟信号的第二上升沿或第二下降沿；分相器，其被配置为对第一时钟信号和第二时钟信号执行信号处理，以产生包括第一时钟信号、第二时钟信号、第三时钟信号和第四时钟信号的4相位时钟信号；多路复用器，其被配置为选择性地输出第一时钟信号至第四时钟信号中的两个时钟信号；相位检测器，其被配置为基于从多路复用器输出的两个时钟信号执行第一相位比较操作并且提供比较结果；以及控制码产生器，其被配置为基于从相位检测器输出的比较结果产生第一控制码和第二控制码。

技术特征：

1.一种存储器装置，包括：

2.根据权利要求1所述的存储器装置，其中，所述多个时钟信号包括所述第一时钟信号、所述第二时钟信号、第三时钟信号和第四时钟信号，它们按此次序具有顺序的90度的相位差，并且

3.根据权利要求2所述的存储器装置，其中，所述正交误差校正电路还包括：

4.根据权利要求3所述的存储器装置，还包括：

5.根据权利要求4所述的存储器装置，其中，所述控制码产生器还被配置为产生：

6.根据权利要求3所述的存储器装置，其中，所述多路复用器被配置为：在校正所述第一时钟信号与所述第二时钟信号之间的所述偏斜的操作中，选择性地输出所述第一时钟信号和所述第二时钟信号，

7.根据权利要求3所述的存储器装置，其中，所述相位检测器包括bang bang相位检测器。

8.根据权利要求2所述的存储器装置，其中，所述正交误差校正电路还包括：

9.根据权利要求8所述的存储器装置，其中，在第一操作中，所述多路复用器还被配置为输出彼此具有180度的相位差的所述两个时钟信号，并且，对经所述第二路径提供的所述时钟信号执行偶数次正交延迟操作，

10.根据权利要求9所述的存储器装置，其中，在第二操作中，所述多路复用器还被配置为输出彼此具有90度的相位差的所述两个时钟信号，并且，对经所述第一路径提供的所述时钟信号执行奇数次正交延迟操作，

11.根据权利要求1所述的存储器装置，其中，所述时钟接收器被配置为接收差分时钟信号，所述差分时钟信号包括所述外部时钟信号和所述外部时钟信号的反相信号。

12.根据权利要求11所述的存储器装置，其中，所述多个时钟信号包括第一时钟信号、第二时钟信号、第三时钟信号和第四时钟信号，所述第一时钟信号、所述第二时钟信号、所述第三时钟信号和所述第四时钟信号按照该次序具有顺序的90度相位差，并且

13.根据权利要求1所述的存储器装置，其中，所述外部时钟信号包括与所述发送器输出的数据率的四分之一相对应的频率。

14.一种存储器装置，包括：

15.根据权利要求14所述的存储器装置，其中，所述正交误差校正电路包括：

16.根据权利要求15所述的存储器装置，其中，所述正交误差校正电路还包括控制码存储部，以存储所述第一控制码。

17.根据权利要求16所述的存储器装置，其中，所述控制码产生器还被配置为基于来自所述相位检测器的所述比较结果产生第二控制码，以控制所述第一延迟器的延迟量。

18.一种正交误差校正电路，包括：

19.根据权利要求18所述的正交误差校正电路，还包括：

20.根据权利要求18所述的正交误差校正电路，其中，所述第一时钟信号包括基于对外部时钟信号的缓冲操作产生的信号，所述外部时钟信号与所述第一时钟信号至所述第四时钟信号具有相同的频率。

技术总结提供了正交误差校正电路和具有其的存储器装置。存储器装置包括：时钟接收器，其接收外部时钟信号；发送器，其并行地接收第一至第N数据并且基于包括不同相位的第一至第N时钟信号顺序地输出第一至第N数据；正交误差校正电路，其校正第一至第N时钟信号之间的偏斜，其中，外部时钟信号包括与第一至第N时钟信号相同的频率，并且正交误差校正电路选择性地接收第一至第N时钟信号中的第一时钟信号，基于相对于第一时钟信号的延迟操作产生包括与第一时钟信号的相位不同的相位的第二时钟信号，并且通过执行基于第一时钟信号和第二时钟信号产生的第一至第N时钟信号之间的相位比较来校正第一至第N时钟信号之间的偏斜。技术研发人员：朴俊容,金周焕,卞辰瑫,申殷昔,赵泫润,崔桢焕受保护的技术使用者：三星电子株式会社技术研发日：技术公布日：2024/7/18