半导体存储装置以及控制方法与流程

本公开涉及半导体存储装置以及控制方法。

背景技术：

1、在sram(static random access memory：静态随机存取存储器)等半导体存储装置中，在电路块为待机状态的情况下，通过切断电源来抑制消耗电流的技术是众所周知的。并且，在从该待机状态的恢复中存在的课题是峰值电流的增加。对此，通过进行对多个电路块按照时间序列来依次启动等控制，来抑制峰值电流的技术也是以往就有的(例如，参照专利文献1以及专利文献2)。

2、(现有技术文献)

3、(专利文献)

4、专利文献1：日本专利第5580751号公报

5、专利文献2：日本专利第6578413号公报

技术实现思路

1、发明要解决的课题

2、在对多个电路块进行按时间序列来依次启动等控制的情况下，会担心控制的复杂化、或电路面积的增加等。

3、于是，本公开的目的在于提供一种既能够抑制峰值电流，又能够抑制伴随于此的控制的复杂化、或电路面积的增加的半导体存储装置以及控制方法。

4、用于解决课题的手段

5、本公开的一个方式所涉及的半导体存储装置具备：多个存储单元；被供给电源电压的第1电源线；作为所述多个存储单元的电源电压线的第2电源线；并联连接在所述第1电源线与所述第2电源线之间的第1晶体管和第2晶体管；以及控制电路，根据用于对第1模式与第2模式进行切换的第1信号，(i)在所述第2模式时，使所述第1晶体管和第2晶体管截止，(ii)在从所述第2模式向所述第1模式切换时，使所述第1晶体管导通，在所述第1晶体管导通后使所述第2晶体管导通，所述第1模式是将所述电源电压供给到所述多个存储单元的模式，所述第2模式是不将所述电源电压供给到所述多个存储单元的模式。

6、本公开的一个方式所涉及的半导体存储装置具备：多个存储单元；与所述多个存储单元连接的第1位线；与所述第1位线连接的第1预充电电路和第2预充电电路；以及控制电路，根据用于对第1模式与第2模式进行切换的第1信号，(i)在所述第2模式时，使所述第1预充电电路和第2预充电电路断开，(ii)在从所述第2模式向所述第1模式切换时，使所述第1预充电电路接通，在所述第1预充电电路接通后使所述第2预充电电路接通，所述第1模式是对所述第1位线进行预充电的模式，所述第2模式是对所述第1位线不进行预充电的模式。

7、另外，这些概括性的或具体的方式可以由系统、方法、或集成电路来实现，也可以由系统、方法、以及集成电路的任意组合来实现。

8、发明效果

9、本公开能够提供一种既能够抑制峰值电流，又能够抑制伴随于此的控制的复杂化、或电路面积的增加的半导体存储装置以及控制方法。

技术特征：

1.一种半导体存储装置，具备：

2.如权利要求1所述的半导体存储装置，

3.如权利要求1或2所述的半导体存储装置，

4.如权利要求3所述的半导体存储装置，

5.如权利要求1或2所述的半导体存储装置，

6.如权利要求1或2所述的半导体存储装置，

7.一种半导体存储装置，具备：

8.如权利要求7所述的半导体存储装置，

9.如权利要求7或8所述的半导体存储装置，

10.如权利要求9所述的半导体存储装置，

11.如权利要求7或8所述的半导体存储装置，

12.如权利要求7或8所述的半导体存储装置，

13.一种控制方法，是具备多个存储单元、第1晶体管以及第2晶体管的半导体存储装置的控制方法，

14.一种控制方法，是具备多个存储单元、与所述多个存储单元连接的位线、第1预充电电路以及第2预充电电路的半导体存储装置的控制方法，

技术总结提供一种半导体存储装置(100)，具备：多个存储单元(112)、第1电源线(VDD)、第2电源线(VDDMC)、并联连接在第1电源线(VDD)与第2电源线(VDDMC)之间的第1晶体管(T01)和第2晶体管(T02)、以及电源控制电路(105)，该电源控制电路(105)根据用于对第1模式(通常模式)与第2模式(低功耗模式)进行切换的第1信号(SDMC)，(i)在第2模式时，使第1晶体管(T01)和第2晶体管(T02)截止，(ii)在从第2模式向第1模式切换时，使第1晶体管(T01)导通，在使第1晶体管(T01)导通后，使第2晶体管(T02)导通，第1模式是将电源电压供给到多个存储单元(112)的模式，第2模式是不将电源电压供给到多个存储单元(112)的模式。技术研发人员：本谷笃志受保护的技术使用者：新唐科技日本株式会社技术研发日：技术公布日：2024/7/18