半导体存储器装置和操作半导体存储器装置的方法与流程

本公开涉及集成电路装置，更具体地，涉及集成电路存储器装置和操作集成电路存储器装置的方法。

背景技术：

1、集成电路存储器装置通常可被分类为易失性存储器装置或非易失性存储器装置。易失性存储器装置是指在断电时丢失存储的数据的存储器装置；易失性存储器装置的示例是可在各种装置(诸如，移动系统、服务器和图形装置)中使用的动态随机存取存储器(dram)。

2、随着易失性存储器装置的存储器单元阵列的大小增加，存储器单元的特性可根据存储器单元的位置而变化。例如，连接到位于子阵列块的边缘附近的边缘字线的存储器单元通常更容易受缺陷影响。

技术实现思路

1、示例实施例提供一种能够强制修复边缘字线的集成电路存储器装置，所述边缘字线基于其位置邻近于阵列内的存储器单元的边缘而更易受缺陷影响。

2、示例实施例提供操作能够强制修复边缘字线的集成电路存储器装置的方法。

3、根据示例实施例，一种半导体存储器装置包括存储器单元的存储体和行解码器。存储器单元的存储体电结合到多条字线和多条位线，存储器单元的存储体通过与行地址的一部分位对应的行块标识位被划分为多个行块，所述多个行块中的每个包括在第一方向上布置的多个子阵列块，并且所述多个行块在与第一方向交叉的第二方向上布置。行解码器通过字线结合到存储器单元的存储体，并且包括修复控制器，修复控制器包括与所述多个行块对应的多个熔丝盒。所述多个熔丝盒之中的第一熔丝盒存储第一缺陷地址。修复控制器在第一模式下基于将第一存取地址与从第一熔丝盒输出的第一缺陷地址进行比较而激活第一冗余字线，第一冗余字线用于替换由第一缺陷地址指定的第一缺陷字线，并且修复控制器在第二模式下基于将第一存取地址与从第一熔丝盒输出的第一复位地址进行比较而激活第二冗余字线，第二冗余字线用于替换由第一存取地址指定的第一边缘字线。

4、根据示例实施例，提供了一种操作包括多个存储体阵列的半导体存储器装置的方法，所述多个存储体阵列中的每个包括结合到字线和位线的多个存储器单元，所述多个存储体阵列中的每个通过与行地址的一部分位对应的行块标识位被划分为多个行块，所述多个行块中的每个包括在第一方向上布置的多个子阵列块，并且所述多个行块在与第一方向交叉的第二方向上布置。行解码器通过字线结合到存储器单元阵列。根据所述方法，当从外部存储器控制器接收到存取地址时，确定从熔丝盒的复位锁存器输出的复位信号的逻辑电平是否具有第一逻辑电平，响应于复位信号具有第一逻辑电平，基于将存取地址与从熔丝盒的地址锁存器输出的缺陷地址进行比较，激活由用于替换缺陷地址的修复地址指定的第一冗余字线，并且响应于复位信号具有第二逻辑电平，基于将存取地址与从熔丝盒的复位锁存器输出的复位地址进行比较，激活用于替换由存取地址指定的边缘字线的第二冗余字线。

5、根据示例实施例，一种半导体存储器装置包括存储器单元阵列和行解码器。存储器单元阵列包括多个存储体阵列，所述多个存储体阵列中的每个包括结合到字线和位线的多个存储器单元，所述多个存储体阵列中的每个通过与行地址的一部分位对应的行块标识位被划分为多个行块，所述多个行块中的每个包括在第一方向上布置的多个子阵列块，并且所述多个行块在与第一方向交叉的第二方向上布置。行解码器通过字线结合到存储器单元阵列，并且包括修复控制器，修复控制器包括与所述多个行块对应的多个熔丝盒。所述多个熔丝盒中的至少一个熔丝盒存储缺陷地址。修复控制器在第一模式下基于将存取地址与从所述至少一个熔丝盒输出的缺陷地址进行比较而激活用于替换由缺陷地址指定的缺陷字线的冗余字线，并且修复控制器在第二模式下基于将存取地址与从所述至少一个熔丝盒输出的复位地址进行比较而激活用于替换由存取地址指定的边缘字线的第二冗余字线。

6、根据发明的又一实施例，一种半导体存储器装置包括多个存储器单元，所述多个存储器单元被划分为多个行块，所述多个行块中的每个与行地址的一部分内的至少一个相应的行块标识位相关联。行解码器被设置，行解码器包括修复控制器，修复控制器在其中具有与所述多个行块中的相应的行块对应并且包括被配置为存储第一缺陷地址的第一熔丝盒的多个熔丝盒。修复控制器被配置为：(i)在第一模式期间，响应于将第一存取地址与从第一熔丝盒输出的第一缺陷地址进行比较而激活第一冗余字线，第一冗余字线用于替换由第一缺陷地址指定的第一缺陷字线，并且(ii)在第二模式期间，响应于将第一存取地址与从第一熔丝盒输出的第一复位地址进行比较而激活第二冗余字线，第二冗余字线用于替换由第一存取地址指定的第一边缘字线。

7、因此，在根据示例实施例的半导体存储器装置中，在第二模式下(当修复控制器中的存储缺陷地址的部分熔丝盒被复位时)，部分熔丝盒可输出指定设置在子阵列块的边缘部分处的边缘字线的复位地址而不是输出存储在其中的缺陷地址，并且修复控制器可通过激活用于替换边缘字线的冗余字线来绕过对边缘字线的访问。因此，同一熔丝盒可用于修复在半导体存储器装置的开发的早期阶段中频繁有缺陷的边缘字线，并且在初始阶段之后，存储在熔丝盒中的缺陷地址可被修复。因此，可在不增加熔丝盒的占用面积的情况下增强半导体存储器装置的性能。

技术特征：

1.一种半导体存储器装置，包括：

2.根据权利要求1所述的半导体存储器装置，其中，第一熔丝盒包括：

3.根据权利要求2所述的半导体存储器装置，其中，地址锁存器包括：

4.根据权利要求3所述的半导体存储器装置，其中，在第一模式下，第一位单元响应于具有第一逻辑电平的复位信号而被置位，并且第二位单元响应于具有第一逻辑电平的复位信号而被复位，使得地址锁存器输出第一缺陷地址。

5.根据权利要求3所述的半导体存储器装置，其中，在第二模式下，第一位单元响应于具有第二逻辑电平的复位信号而被复位，并且第二位单元响应于具有第二逻辑电平的复位信号而被置位，使得地址锁存器输出第一复位地址。

6.根据权利要求3所述的半导体存储器装置，其中，所述多个第一位单元中的每个包括：

7.根据权利要求6所述的半导体存储器装置，其中，第三nmos晶体管被配置为在第二模式下响应于具有第二逻辑电平的复位信号而使输出节点复位。

8.根据权利要求3所述的半导体存储器装置，其中，第二位单元包括：

9.根据权利要求8所述的半导体存储器装置，其中，第三nmos晶体管被配置为在第二模式下响应于具有第二逻辑电平的复位信号而使反相输出节点复位。

10.根据权利要求1所述的半导体存储器装置，

11.根据权利要求10所述的半导体存储器装置，其中，在第二模式下，第一存取地址指定在第一子阵列块的第一边缘处延伸的第一边缘字线；并且其中，第二冗余字线对应于第一子阵列块的冗余字线中的一条冗余字线。

12.根据权利要求10所述的半导体存储器装置，其中，在第二模式下，第一存取地址指定设置在第一子阵列块的第一边缘处的第一边缘字线；并且其中，第二冗余字线对应于第二子阵列块的冗余字线中的一条冗余字线。

13.根据权利要求10所述的半导体存储器装置，

14.根据权利要求13所述的半导体存储器装置，其中，在第二模式下，第二存取地址指定邻近第一子阵列块的第二边缘延伸的第二边缘字线；并且其中，第四冗余字线对应于第一子阵列块的冗余字线中的一条冗余字线。

15.根据权利要求13所述的半导体存储器装置，其中，在第二模式下，第二存取地址指定在第一子阵列块的第二边缘处延伸的第二边缘字线；并且其中，第四冗余字线对应于第二子阵列块的冗余字线中的一条冗余字线。

16.根据权利要求1至15中的任一项所述的半导体存储器装置，其中，行解码器还包括：

17.根据权利要求16所述的半导体存储器装置，其中，阻止选择电路被配置为：通过在第一冗余使能信号被激活或第二冗余使能信号被激活时激活正常字线阻止信号来禁用正常字线驱动器。

18.根据权利要求1至15中的任一项所述的半导体存储器装置，还包括：反熔丝电路，被配置为接收包括第一缺陷地址的缺陷地址信息，并且在所述半导体存储器装置的上电序列期间将缺陷地址信息提供给修复控制器。

19.一种操作半导体存储器装置的方法，所述半导体存储器装置包括：包括多个存储体阵列的存储器单元阵列，其中，所述多个存储体阵列中的每个包括结合到字线和位线的多个存储器单元，并且所述多个存储体阵列中的每个通过与行地址的一部分位对应的至少一个行块标识位被划分为多个行块，并且所述多个行块中的每个在第二方向上布置并且包括在与第二方向正交的第一方向上布置的多个子阵列块，所述方法包括：

20.一种半导体存储器装置，包括：

技术总结公开了半导体存储器装置和操作半导体存储器装置的方法。所述半导体存储器装置包括：多个存储器单元，被划分为多个行块；以及行解码器，包括修复控制器，修复控制器在其中具有与所述多个行块中的相应的行块对应并且包括被配置为存储第一缺陷地址的第一熔丝盒的多个熔丝盒。修复控制器被配置为：(i)在第一模式期间，响应于将第一存取地址与从第一熔丝盒输出的第一缺陷地址进行比较而激活第一冗余字线，第一冗余字线用于替换由第一缺陷地址指定的第一缺陷字线，并且(ii)在第二模式期间，响应于将第一存取地址与从第一熔丝盒输出的第一复位地址进行比较而激活第二冗余字线，第二冗余字线用于替换由第一存取地址指定的第一边缘字线。技术研发人员：金宗哲,吴台荣,黃炯烈受保护的技术使用者：三星电子株式会社技术研发日：技术公布日：2024/7/9