半导体存储器设备的制作方法

本公开涉及存储器，更具体地，涉及用以存储元数据的半导体存储器设备。

背景技术：

1、半导体存储器设备可以分为易失性存储器设备或非易失性存储器设备。易失性存储设备是指在断电时丢失存储在其中的数据的存储器设备。作为易失性存储器设备的示例，动态随机存取存储器(dynamic random access memory，dram)可以用于各种设备，诸如移动系统、服务器或图形设备。

2、可以从主机向半导体存储器设备提供用于管理正常数据的元数据。

技术实现思路

1、示例实施例提供了一种能够存储元数据的半导体存储器设备。

2、示例实施例可以提供一种能够针对元数据单独生成元奇偶校验数据的半导体存储器设备。

3、根据示例实施例，一种半导体存储器设备包括：存储器单元阵列和列存取电路。存储器单元阵列包括在第一方向和与第一方向交叉的第二方向上布置的多个子阵列块，并且多个子阵列块中的每个子阵列块包括多个易失性存储器单元。列存取电路通过多条位线耦接到存储器单元阵列，接收多个数据单元，多个数据单元中的每一个包括具有比率为k:1的正常数据和元数据，元数据与管理正常数据相关联，以k:1的比率将与向多条位线传送多个数据单元相关联的p条列选择线分配给多个数据单元中的多个正常数据和多个元数据，并且将多个正常数据当中的第一正常数据的子单元和多个元数据当中与第一正常数据相对应的第一元数据的子单元分别存储在多个子阵列块中的第一子阵列块的第一区域和第二区域中。

4、根据示例实施例，一种半导体存储器设备包括存储器单元阵列、列存取电路、校错码(ecc)引擎和第一子ecc引擎。存储器单元阵列包括在第一方向和与第一方向交叉的第二方向上布置的多个子阵列块，并且多个子阵列块中的每个子阵列块包括多个易失性存储器单元。列存取电路通过多条位线耦接到存储器单元阵列，接收多个数据单元，多个数据单元中的每一个包括具有比率为k:1的正常数据和元数据，元数据与管理正常数据相关联，并且以k:1的比率将与向多条位线传送多个数据单元相关联的p条列选择线分配给多个数据单元中的多个正常数据和多个元数据。ecc引擎通过对多个正常数据当中的第一正常数据执行第一ecc编码来生成正常奇偶校验数据。第一子ecc引擎通过对多个元数据当中与第一正常数据相对应的第一元数据执行第二ecc编码来生成第一元奇偶校验数据。列存取电路将第一正常数据和第一元数据分别存储在多个子阵列块中的第一子阵列块的第一区域和第二区域中，并且将第一元奇偶校验数据存储在与第一子阵列块相邻的第二子阵列块的第二区域的部分中。

5、根据示例实施例，一种半导体存储器设备包括存储器单元阵列、列存取电路、校错码(ecc)引擎和第一子ecc引擎。存储器单元阵列包括在第一方向和与第一方向交叉的第二方向上布置的多个子阵列块，并且多个子阵列块中的每个子阵列块包括多个易失性存储器单元。多个子阵列块中的每个子阵列块包括上部子区域和下部子区域，并且上部子区域和下部子区域中的每一个包括第一区域和第二区域。列存取电路通过多条位线耦接到存储器单元阵列，接收多个数据单元，多个数据单元中的每一个包括具有比率为k:1的正常数据和元数据，元数据与管理正常数据相关联，并且以k:1的比率将与向多条位线传送多个数据单元相关联的p条列选择线分配给多个数据单元中的多个正常数据和多个元数据。ecc引擎通过对多个正常数据当中的第一正常数据执行第一ecc编码来生成正常奇偶校验数据。第一子ecc引擎通过对多个元数据中与第一正常数据相对应的第一元数据执行第二ecc编码来生成第一元奇偶校验数据。列存取电路将第一正常数据存储在多个子阵列块中的第一子阵列块的上部子区域和下部子区域中的每一个中的第一区域中，将第一元数据存储在第一子阵列块的上部子区域和下部子区域中的每一个中的第二区域中，并且将第一元奇偶校验数据存储在多个子阵列块中的第二子阵列块的上部子区域和下部子区域之一中的第二区域中。

6、因此，在根据示例实施例的半导体存储器设备中，与管理正常数据相关联的元数据被存储在存储正常数据的子阵列块的部分中，并且正常奇偶校验数据和元奇偶校验数据分别由单独的ecc引擎基于正常数据和元数据而生成。相应地，可以降低与生成元奇偶校验数据相关联的时延。

技术特征：

1.一种半导体存储器设备，包括：

2.根据权利要求1所述的半导体存储器设备，其中，所述列存取电路还被配置为：

3.根据权利要求2所述的半导体存储器设备，其中，所述列存取电路还被配置为：

4.根据权利要求1所述的半导体存储器设备，其中，所述列存取电路还被配置为：

5.根据权利要求4所述的半导体存储器设备，其中，所述列存取电路还被配置为：

6.根据权利要求5所述的半导体存储器设备，其中，所述列存取电路还被配置为在从接收到第二写入命令的时间点起的第一时延之后将第一正常数据和第一元数据连续传送到所述子阵列块的位线。

7.根据权利要求1所述的半导体存储器设备，其中，所述列存取电路还被配置为：

8.根据权利要求7所述的半导体存储器设备，其中，所述列存取电路还被配置为：

9.根据权利要求8所述的半导体存储器设备，其中，所述列存取电路还被配置为在从接收到第二读取命令的时间点起的第一时延之后将第一正常数据和第一元数据传送到与所述外部存储器控制器进行通信的数据输入/输出缓冲器。

10.根据权利要求1所述的半导体存储器设备，

11.一种半导体存储器设备，包括：

12.根据权利要求11所述的半导体存储器设备，

13.根据权利要求11所述的半导体存储器设备，

14.根据权利要求13所述的半导体存储器设备，还包括：

15.根据权利要求14所述的半导体存储器设备，其中，第一元奇偶校验数据中的位数等于第二元奇偶校验数据中的位数。

16.根据权利要求11所述的半导体存储器设备，

17.根据权利要求16所述的半导体存储器设备，其中，所述列存取电路还被配置为：

18.根据权利要求16所述的半导体存储器设备，其中，所述列存取电路还被配置为将第一元奇偶校验数据存储在第二子阵列块的上部子区域中的第二区域中。

19.一种半导体存储器设备，包括：

20.根据权利要求19所述的半导体存储器设备，还包括：

技术总结一种半导体存储器设备包括存储器单元阵列和列存取电路。存储器单元阵列包括多个子阵列块，并且多个子阵列块中的每一个包括易失性存储器单元。列存取电路：接收多个数据单元，多个数据单元中的每一个包括比率为k:1的正常数据和元数据，元数据与管理正常数据相关联；将与向位线传送数据单元相关联的p条列选择线以k:1的比率分配给数据单元中的多个正常数据和多个元数据；并且将多个正常数据当中的第一正常数据的子单元和第一元数据的子单元分别存储在多个子阵列块中的第一子阵列块的第一区域和第二区域中。技术研发人员：金基兴,吴台荣受保护的技术使用者：三星电子株式会社技术研发日：技术公布日：2024/6/30