用于提高可靠性的易失性存储器装置和操作其的方法与流程

本公开涉及集成电路存储器装置，更具体地，涉及易失性存储器装置和操作其的方法。

背景技术：

1、半导体存储器装置通常被分类为易失性存储器装置和非易失性存储装置。易失性存储器装置包括例如动态随机存取存储器(dram)装置和静态随机存取存储器(sram)装置，动态随机存取存储器(dram)装置和静态随机存取存储器(sram)装置通常具有相对高的读取速度和写入速度，但是当它们的电源被中断时丢失它们的存储的数据。相比之下，非易失性存储装置即使当它们的电源被中断时，通常也保持它们的存储的数据。

2、易失性存储器的代表示例是dram。在dram中，存储器单元可包括用作开关(或存取晶体管)的单个n型晶体管和存储电荷(数据)的单个电容器。二进制信息“1”或“0”可与存储在存储器单元中的电容器中的电荷的存在或不存在对应，并被反映单元电容器的端电压是高还是低。存储器单元可连接到字线和通常连接到感测放大器的位线。感测放大器可响应于向对应的字线施加电压而经由对应的位线来感测存储在存储器单元中的数据。

3、如本领域技术人员将理解的那样，易失性存储器的存储器单元可能由于各种因素而劣化。并且，当存储器单元劣化时，易失性存储器的性能可能下降。为了确保易失性存储器的正确操作，劣化存储器单元(或故障存储器单元)需要被规律性地检测，并从存储器的读取/写入路径被移除。

技术实现思路

1、示例实施例提供了一种易失性存储器装置，所述易失性存储器装置(i)将虚设数据存储在连接到选择的字线的选择的存储器单元中，(ii)执行具有比正常自刷新操作的周期更长的周期的测试刷新操作，并且然后(iii)对选择的存储器单元执行测试感测操作，以生成包括选择的存储器单元的劣化信息的多位计数电流，并且(iv)基于多位计数电流，对选择的存储器单元之中的劣化存储器单元的数量进行计数。有利地，示例实施例提供了一种基于劣化存储器单元的数量来预测所述易失性存储器装置中的全部存储器单元的预期寿命的方法。

2、根据另一示例实施例，一种易失性存储器装置包括：存储器单元阵列，包括多个存储器单元，所述多个存储器单元连接到字线和位线；位线感测放大器，被配置为：通过位线来感测存储在所述多个存储器单元中的数据；以及控制逻辑，被配置为：以第一周期执行自刷新操作以维持存储在所述多个存储器单元中的数据，存储在选择的存储器单元中存储的数据以预测连接到选择的字线的选择的存储器单元的预期寿命，并以大于第一周期的第二周期来对选择的存储器单元执行测试刷新，并且然后通过位线感测放大器来执行选择的存储器单元的测试感测操作。劣化检测电路也被提供，劣化检测电路被配置为：在测试感测操作期间从位线感测放大器接收选择的存储器单元的感测结果，并基于感测结果输出与选择的存储器单元之中的劣化存储器单元的数量成比例的多位计数电流。有利地，控制逻辑可基于多位计数电流的大小来预测存储器单元阵列的预期寿命。

3、根据又一示例实施例，一种易失性存储器装置包括：多个存储器单元，连接到字线和位线；感测放大器，均被配置为：通过每条位线存储在连接到选择的字线的选择的存储器单元中的每个中的数据；控制逻辑，被配置为：以第一周期执行自刷新操作，以维持存储在所述多个存储器单元中的数据，存储分配给选择的存储器单元的虚设数据，以预测选择的存储器单元的预期寿命，并以比第一周期长的第二周期对选择的存储器单元执行测试刷新，并且然后，通过感测放大器来执行选择的存储器单元的测试感测操作。劣化检测电路也被提供，劣化检测电路包括分别连接到感测放大器的控制线的劣化检测路径，并被配置为：在测试感测操作期间合并分别通过检测路径输出的劣化检测电流，从而基于每条控制线的电压输出多位计数电流。位计数器也可被提供，位计数器被配置为：将多位计数电流与参考电流进行比较，以输出结果值。

4、根据另一示例实施例，一种预测易失性存储器装置的预期寿命的方法包括：(i)由易失性存储器装置执行自刷新操作以维持存储在多个存储器单元中的数据，(ii)将虚设数据存储在所述多个存储器单元之中的连接到选择的字线的选择的存储器单元中，(iii)以比第一周期长的第二周期对选择的存储器单元执行测试刷新，(iv)对选择的存储器单元执行测试感测操作，(v)在测试感测操作期间基于通过位线分别连接到选择的存储器单元的感测放大器的控制线的电压，来生成多位计数电流，(vi)通过将多位计数电流和多个参考电流中的每个进行比较，来输出结果值，并且(vii)基于结果值，对选择的存储器单元之中的劣化存储器单元的数量进行计数。

技术特征：

1.一种易失性存储器装置，包括：

2.根据权利要求1所述的易失性存储器装置，

3.根据权利要求2所述的易失性存储器装置，其中，所述多条劣化检测路径中的每条被配置为：当所述多条控制线中的每条的电压处于第一逻辑电平时，输出所述多个劣化检测电流中的每个，并且当所述多条控制线中的每条的电压处于与第一逻辑电平不同的第二逻辑电平时，不输出所述多个劣化检测电流中的每个。

4.根据权利要求2所述的易失性存储器装置，其中，劣化检测电路被配置为：将所述多个劣化检测电流合并为多位计数电流。

5.根据权利要求2所述的易失性存储器装置，其中，多位计数电流具有与所述多个劣化检测电流中的每个的整数倍对应的值。

6.根据权利要求2所述的易失性存储器装置，其中，控制逻辑包括多位计数器，多位计数器被配置为：将多位计数电流与多个参考电流进行比较；并且其中，多位计数器包括多个位计数器，所述多个位计数器被配置为：分别将多位计数电流与参考电流进行比较以输出多个结果值。

7.根据权利要求6所述的易失性存储器装置，其中，所述多个位计数器中的每个被配置为：当多位计数电流低于所述多个参考电流中的每个时，输出低电平，并且当多位计数电流高于或等于所述多个参考电流中的每个时，输出高电平。

8.根据权利要求6所述的易失性存储器装置，其中，控制逻辑被配置为：将输出处于高电平的结果值的位计数器的数量确定为所述多个选择的存储器单元之中的劣化存储器单元的数量。

9.根据权利要求1至8中的任一项所述的易失性存储器装置，其中，在正常存储器单元的情况下，虚设数据包括由位线感测放大器感测为具有高电平的全部位。

10.根据权利要求1至8中的任一项所述的易失性存储器装置，其中，在正常存储器单元的情况下，虚设数据包括由位线感测放大器感测为具有高电平和感测为具低电平的交替位。

11.一种易失性存储器装置，包括：

12.根据权利要求11所述的易失性存储器装置，其中，控制逻辑被配置为：基于所述多个位计数器的所述多个结果值来对所述多个选择的存储器单元之中的劣化存储器单元的数量进行计数。

13.根据权利要求12所述的易失性存储器装置，其中，控制逻辑基于第二周期和劣化存储器单元的数量来预测所述多个存储器单元的预期寿命。

14.根据权利要求12所述的易失性存储器装置，其中，控制逻辑基于第二周期和劣化存储器单元的数量来针对每条字线预测所述多个选择的存储器单元的预期寿命。

15.根据权利要求11所述的易失性存储器装置，其中，第二周期被设置为第一周期的整数倍；并且其中，控制逻辑被配置为：在改变第二周期时重复地执行测试刷新操作和测试感测操作。

16.一种预测易失性存储器装置的预期寿命的方法，包括：

17.根据权利要求16所述的方法，还包括：

18.根据权利要求16所述的方法，其中，所述生成多位计数电流的步骤包括：

19.根据权利要求18所述的方法，其中，当所述多条控制线的所述多个电压处于低电平时，所述多个劣化检测电流中的每个被生成为指定的电流值，但是当所述多条控制线的所述多个电压处于高电平时，所述多个劣化检测电流中的每个不被生成。

20.根据权利要求16至19中任一项所述的方法，其中，在输出所述多个结果值期间：当多位计数电流低于所述多个参考电流中的每个时，处于低电平的多个结果值被输出，并且当多位计数值电流高于或等于所述多个参考电流中的每个时，处于高电平的多个结果值被输出。

技术总结提供了一种用于提高可靠性的易失性存储器装置和操作其的方法。所述易失性存储器装置包括电结合到多条字线和多条位线的存储器单元阵列以及电结合到多条位线的位线感测放大器。提供了控制逻辑，控制：存储器单元阵列内的以第一周期彼此间隔开的连续的自刷新操作、将虚设数据存储在存储器单元阵列内、存储器单元阵列内的以大于第一周期的第二周期彼此间隔开的连续的测试刷新操作、以及使用位线感测放大器对阵列内的选择的存储器单元执行测试感测操作。提供了劣化检测电路，从位线感测放大器接收与选择的存储器单元相关联的感测结果，并且基于感测结果输出具有与选择的存储器单元之中的劣化存储器单元的数量成比例的大小的多位计数电流。技术研发人员：高准荣,朴政民,朴彰辉受保护的技术使用者：三星电子株式会社技术研发日：技术公布日：2024/6/30