用于多个行锤击刷新地址序列的设备及方法与流程

本发明大体上涉及半导体装置，且更明确来说，涉及半导体存储器装置。特定来说，本发明涉及易失性存储器，例如动态随机存取存储器(dram)。

背景技术：

1、信息可作为积累在用作存储器单元的电容器中的电荷而存储在存储器中，除非进行周期性刷新，否则所述电荷将随时间衰减。

2、随着存储器组件在尺寸上减小，存储器单元密度大大增加。对特定存储器单元或存储器单元群组的重复存取(通常称为“行锤击(hammer)”)可导致附近存储器单元中的数据降级速度增加。可希望识别及刷新受行锤击影响的存储器单元。

技术实现思路

1、在至少一个方面中，本发明可涉及一种可包含地址加扰器及刷新控制电路的设备。所述地址加扰器可接收第一地址、可响应于第一控制信号输出第二地址及可响应于第二控制信号输出第三地址。所述第二地址可物理邻近所述第一地址，且所述第三地址可物理邻近所述第二地址。所述刷新控制电路可在所述第一控制信号活动时对所述第二地址执行刷新操作且可在所述第二控制信号活动时对所述第三地址执行所述刷新操作。

2、所述设备可包含可响应于刷新命令周期性地输出所述第一控制信号及所述第二控制信号中的每一者的循环发生器。所述循环发生器可比所述第二控制信号更频繁地输出所述第一控制信号。

3、所述设备可包含可响应于刷新命令产生刷新地址的刷新地址发生器。所述刷新控制电路可在所述第一控制信号及所述第二控制信号中的每一者非活动时进一步对所述刷新地址执行所述刷新操作。所述设备还可包含耦合到所述地址加扰器的地址比较器。所述地址比较器可将多个接收到的地址存储为跟踪记录、从地址输入电路接收所述第一地址及响应于检测到所述第一地址与所述多个接收到的地址中的一者之间的地址匹配将所述第一地址输出到所述地址加扰器。

4、在至少一个方面中，本发明可涉及一种可包含地址加扰器及刷新循环发生器的设备。所述地址加扰器可接收地址，且还可响应于第一命令信号基于所述接收到的地址提供第一刷新地址及可响应于所述第一命令信号及第二命令信号基于所述接收到的地址提供第二刷新地址。所述刷新循环发生器可依第一速率接收刷新信号，且进一步可基于所述第一速率依第二速率输出所述第一命令信号及可基于所述第二速率依第三速率输出所述第二命令。

5、所述第二速率可比所述第三速率更频繁。所述第一命令信号可响应于所述刷新信号的数次激活而激活。所述第二命令信号可响应于所述第一命令信号的数次激活而激活。所述设备还可包含锤击地址检测器，其可接收当前地址、确定所述当前地址是否是行锤击地址及将所述行锤击地址提供到所述地址加扰器。

6、所述第一刷新地址可包含多个第一刷新地址，每一第一刷新地址对应于存储器的多个第一字线中的一者；且所述第二刷新地址可包含多个第二刷新地址，每一第二刷新地址对应于存储器的多个第二字线中的一者。所述地址加扰器还可基于与所述接收到的地址的第一关系计算所述第一刷新地址及基于与所述接收到的地址的第二关系计算所述第二刷新地址。所述地址加扰器还可基于与所述接收到的地址的关系计算所述第一刷新地址及基于与所述第一刷新地址的关系计算所述第二刷新地址。

7、所述设备可包含可依所述第一速率输出自动刷新地址的刷新地址发生器。所述第一刷新地址及所述第二刷新地址可中断所述自动刷新地址中的至少一些作为输出。

8、在至少一个方面中，本发明可涉及一种方法。所述方法包含确定当前地址是否是侵略地址。所述侵略地址可对应于存储器的侵略字线。所述方法还包含产生对应于所述存储器的第一字线的第一刷新地址。所述第一字线与所述当前侵略字线可具有第一物理关系。所述方法还包含产生对应于所述存储器的第二字线的第二刷新地址。所述第二字线与所述当前侵略字线可具有第二物理关系。所述方法还包含依第一速率刷新所述第一字线及依第二速率刷新所述第二字线。

9、确定当前地址是否是侵略地址可包含对地址取样及比较所述当前地址与所述经取样地址。对所述地址取样可依随机或伪随机间隔发生。对所述地址取样可响应于来自内部振荡器的信号发生。

10、所述第一物理关系可包含所述第一字线邻近所述侵略字线，且所述第二物理关系可包含所述第二字线不邻近所述侵略字线。所述方法还可包含将所述当前地址改为第二地址及确定所述第二地址是否是第二侵略地址。所述第一刷新地址可基于所述侵略地址产生，且所述第二刷新地址可基于所述第二侵略地址产生。

11、在至少一个方面中，本发明可涉及一种可包含存储器单元阵列、命令地址输入电路、刷新地址控制电路及行解码器的设备。所述存储器单元阵列可包含字线，所述字线中的每一者对应于地址。所述命令地址输入电路可输出当前地址及命令。所述刷新地址控制电路可至少部分基于所述命令的速率依一速率对所述当前地址取样；及可通过确定所述当前地址是否匹配所述经取样地址中的至少一者来检测所述当前地址是否是侵略地址。所述刷新地址控制电路可选择性地输出刷新地址或第二刷新地址。所述行解码器可选择性地刷新对应于所述第一刷新地址的第一字线或对应于所述第二刷新地址的第二字线。所述第一字线与对应于所述侵略地址的侵略字线可具有第一关系，且所述第二字线与所述侵略字线可具有不同于所述第一关系的第二关系。

12、所述刷新地址控制电路可包含经配置以确定所述第一刷新地址或所述第二刷新地址是否应被选择性地输出的刷新循环发生器。所述刷新地址控制电路还可执行可包含输出刷新地址序列的自动刷新操作。所述刷新地址控制电路还可选择性地中断所述刷新地址序列以输出所述第一刷新地址或所述第二刷新地址。

技术特征：

1.一种设备，其包括：

2.根据权利要求1所述的设备，其中所述第二速率比所述第三速率更频繁。

3.根据权利要求1所述的设备，其中所述第一命令信号响应于所述刷新信号的数次激活而激活。

4.根据权利要求1所述的设备，其中所述第二命令信号响应于所述第一命令信号的数次激活而激活。

5.根据权利要求1所述的设备，其进一步包括锤击地址检测器，其经配置以接收当前地址、确定所述当前地址是否是行锤击地址及将所述行锤击地址提供到所述地址加扰器。

6.根据权利要求1所述的设备，其中所述第一刷新地址包括多个第一刷新地址，所述多个第一刷新地址的每一者对应于存储器的多个第一字线中的一者；且其中所述第二刷新地址包括多个第二刷新地址，所述多个第二刷新地址的每一者对应于存储器的多个第二字线中的一者。

7.根据权利要求1所述的设备，其中所述地址加扰器进一步经配置以基于与接收到的所述地址的第一关系计算所述第一刷新地址，以及基于与接收到的所述地址的第二关系计算所述第二刷新地址。

8.根据权利要求1所述的设备，其中所述地址加扰器进一步经配置以基于与接收到的所述地址的关系计算所述第一刷新地址，以及基于与所述第一刷新地址的关系计算所述第二刷新地址。

9.根据权利要求1所述的设备，其进一步包括经配置以依所述第一速率输出自动刷新地址的刷新地址发生器，且其中所述第一刷新地址及所述第二刷新地址中断所述自动刷新地址中的至少一些作为输出。

10.一种方法，其包括：

11.根据权利要求10所述的方法，其中所述第二速率比所述第三速率更频繁。

12.根据权利要求10所述的方法，其中所述第一命令信号响应于所述刷新信号的数次激活而激活。

13.根据权利要求10所述的方法，其中所述第二命令信号响应于所述第一命令信号的数次激活而激活。

14.根据权利要求10所述的方法，其进一步包括：

15.根据权利要求10所述的方法，其进一步包括：

16.根据权利要求10所述的方法，其进一步包括：

17.根据权利要求10所述的方法，其进一步包括：

18.根据权利要求17所述的方法，其进一步包括：

19.一种设备，其包括：

20.根据权利要求19所述的设备，其中所述地址锤击检测器经配置以第一次对所述当前地址取样并确定第一侵略地址，第二次对所述当前地址取样并确定第二侵略地址，其中所述第一刷新地址基于所述第一侵略地址，且其中所述第二刷新地址基于所述第二侵略地址。

技术总结本申请涉及用于多个行锤击刷新地址序列的设备及方法。实例设备可包含地址加扰器及刷新控制电路。所述地址加扰器可接收第一地址、响应于第一控制信号输出第二地址及响应于第二控制信号输出第三地址。所述第二地址可物理邻近所述第一地址，且所述第三地址可物理邻近所述第二地址。所述刷新控制电路可在所述第一控制信号活动时对所述第二地址执行刷新操作且在所述第二控制信号活动时对所述第三地址执行所述刷新操作。技术研发人员：诸桥圣,名越亮,何源,伊藤丰受保护的技术使用者：美光科技公司技术研发日：技术公布日：2024/6/23