时钟生成器、存储器装置和时钟信号生成器的制作方法

示例实施例总体上涉及集成电路装置，并且更特定地，涉及时钟信号生成器和包括时钟信号生成器的集成电路存储器装置。

背景技术：

1、在集成电路存储器装置(诸如，双倍数据速率(ddr)同步动态随机存取存储器(sdram))中，延迟锁定环(dll)可用于使位于距接收外部时钟信号的位置一定距离处的数据选通引脚和数据引脚同步。dll可通过几个数据引脚(例如，8或16个数据引脚)发送具有与外部时钟信号相同频率的正交信号(i信号、q信号、ib信号、qb信号)。在这种情况下，因为高频正交被发送到远的数据引脚，所以可能发生几ns(纳秒)的延迟，并且时钟分配网络(clock distribution network，cdm)中消耗的功率的量可能增加。另外，由于正交信号通过cdn被发送到远离的数据引脚，因此正交信号的正交误差容易紧接在数据引脚之前恶化。

2、为了解决该正交误差问题，可在数据引脚的前面或在使用正交信号的接口中使用正交误差校正器(qec)。然而，因为现有的qec基于dll，所以现有的qec不具有输入信号噪声的滤波效果，并且因为现有的qec以输入信号的频率进行操作，所以功耗高。另外，因为现有的qec基于数字时间转换器(dtc)进行操作，所以输入信号的频率范围受到限制，并且通常需要附加的25％占空比转换器来以正交速率从驱动数据引脚的发送器发送数据。

技术实现思路

1、一些示例实施例可提供能够高效地生成输出时钟信号的时钟生成器。

2、一些示例实施例可提供采用时钟分配网络的半导体存储器装置，时钟分配网络能够使用时钟生成器高效地将输出时钟信号提供给接口电路。

3、根据示例实施例，一种时钟生成器包括相位控制器、振荡器、占空比转换器、占空比转换器和占空比校准器。相位控制器通过将输入时钟信号的相位与分频时钟信号的相位进行比较，生成相位控制信息。振荡器基于相位控制信息和占空比控制信息生成多个振荡信号，使得所述多个振荡信号具有同等的输出频率，但是相对于彼此具有不同的相位。占空比转换器通过对所述多个振荡信号的占空比进行转换来生成多个输出时钟信号，使得所述多个输出时钟信号具有所述输出频率和比所述多个振荡信号的占空比小的占空比。时钟分频器通过对所述多个输出时钟信号之中的一个输出时钟信号的所述输出频率进行分频来生成分频时钟信号，使得分频时钟信号具有比所述输出频率小的分频频率。占空比校准器通过检测所述多个输出时钟信号的占空比差来生成用于调整所述多个输出时钟信号的占空比差的占空比控制信息。

4、根据示例实施例，一种半导体存储器装置包括：多个数据引脚，被配置为与存储器控制器交换数据；延迟锁定环，被配置为：通过使系统时钟信号延迟来生成延迟时钟信号；全局时钟分频器，被配置为：通过对延迟时钟信号的频率进行分频来生成输入时钟信号，使得输入时钟信号具有比系统时钟信号的频率小的频率；时钟树结构，被配置为：传送从全局时钟分频器输出的输入时钟信号；多个时钟生成器，被配置为：通过时钟树结构接收输入时钟信号，并且基于输入时钟信号分别生成多个输出时钟信号；以及多个接口电路，被配置为：基于所述多个输出时钟信号，对通过所述多个数据引脚交换的数据进行处理。

5、根据示例实施例，一种时钟生成器，包括：相位控制器，被配置为：通过将输入时钟信号的相位与分频时钟信号的相位进行比较，生成相位控制信息；振荡器，被配置为：基于相位控制信息和占空比控制信息，生成四个振荡信号，使得所述四个振荡信号具有输出频率和90度的相位差；占空比转换器，被配置为：通过对所述四个振荡信号的占空比进行转换来生成四个正交时钟信号，使得所述四个正交时钟信号具有所述输出频率和25％的占空比；时钟分频器，被配置为：通过对所述四个正交时钟信号之中的一个正交时钟信号的所述输出频率进行分频来生成分频时钟信号，使得分频时钟信号具有比所述输出频率小的分频频率；以及占空比校准器，被配置为：通过检测所述四个正交时钟信号的占空比差，生成用于调整所述四个正交时钟信号的占空比差的占空比控制值。

6、根据示例实施例的时钟生成器可通过基于数字锁相环的实现来对输入时钟信号的噪声进行过滤，通过在频率被降低的状态下的操作以低功率进行操作，并且因为根据示例实施例的时钟生成器利用占空比比较来校正正交误差，所以在宽频率范围内进行操作。另外，根据示例实施例的采用使用时钟生成器的时钟分配网络的半导体存储器装置可通过经由时钟树结构传送具有降低的频率的输入时钟信号并且从时钟生成器生成多个输出时钟信号而以低功耗进行操作。另外，半导体存储器装置的时钟分配网络中包括的时钟生成器可紧接在使用具有25％的占空比的多个输出时钟信号的接口电路之前设置，以减少正交误差，并且用于正交误差校正的附加延迟单元可被省略。因此，可通过充分确保接口电路的数据采样窗口同时显著降低时钟分配网络的功耗来提高半导体存储器装置的性能。

技术特征：

1.一种时钟生成器，包括：

2.根据权利要求1所述的时钟生成器，其中，占空比校准器被配置为：将所述多个输出时钟信号的占空比的值转换为直流电压，并且响应于将直流电压进行比较而生成占空比控制信息。

3.根据权利要求2所述的时钟生成器，其中，振荡器被配置为：基于占空比控制信息来调整所述多个振荡信号的转变时间点，使得所述多个输出时钟信号的占空比变得一致。

4.根据权利要求1所述的时钟生成器，其中，时钟分频器被配置为：基于模式信号选择性地在活动模式或空闲模式下进行操作；并且生成分频时钟信号，使得分频时钟信号在活动模式下具有第一分频频率并且在空闲模式下具有比第一分频频率小的第二分频频率。

5.根据权利要求1所述的时钟生成器，

6.根据权利要求5所述的时钟生成器，其中，占空比校准器被配置为：提供固定为恒定值的第一占空比控制值；通过将第一正交时钟信号的占空比与第二正交时钟信号的占空比进行比较，生成用于减小第一正交时钟信号和第二正交时钟信号的占空比差的第二占空比控制值；通过将第二正交时钟信号的占空比与第三正交时钟信号的占空比进行比较，生成用于减小第二正交时钟信号和第三正交时钟信号的占空比差的第三占空比控制值；并且通过将第三正交时钟信号的占空比与第四正交时钟信号的占空比进行比较，生成用于减小第三正交时钟信号和第四正交时钟信号的占空比差的第四占空比控制值。

7.根据权利要求6所述的时钟生成器，其中，振荡器被配置为：基于第一占空比控制值调整第一振荡信号的上升沿的时间点，基于第二占空比控制值调整第二振荡信号的上升沿的时间点，基于第三占空比控制值调整第三振荡信号的上升沿的时间点，并且基于第四占空比控制值调整第四振荡信号的上升沿的时间点。

8.根据权利要求1所述的时钟生成器，其中，相位控制器包括：开关式相位检测器和数字环路滤波器，使得相位控制器、振荡器、占空比转换器和时钟分频器形成数字锁相环。

9.根据权利要求1所述的时钟生成器，其中，振荡器包括：

10.根据权利要求9所述的时钟生成器，其中，第一缓冲器、第二缓冲器、第三缓冲器和第四缓冲器中的每个包括：可变电容器，可变电容器被配置为基于第一占空比控制值、第二占空比控制值、第三占空比控制值和第四占空比控制值中的每个来调整第一缓冲器、第二缓冲器、第三缓冲器和第四缓冲器中的每个的延迟量。

11.根据权利要求1至权利要求10中的任一项所述的时钟生成器，其中，占空比校准器包括：

12.根据权利要求11所述的时钟生成器，其中，比较电路包括：

13.一种存储器装置，包括：

14.根据权利要求13所述的存储器装置，其中，所述多个时钟生成器中的每个时钟生成器包括：

15.根据权利要求14所述的存储器装置，

16.根据权利要求15所述的存储器装置，其中，时钟分频器被配置为：基于模式信号选择性地在活动模式或空闲模式下进行操作，并且生成分频时钟信号，使得分频时钟信号在活动模式下具有第一分频频率并且在空闲模式下具有第二分频频率。

17.根据权利要求15所述的存储器装置，其中，全局时钟分频器包括：

18.一种时钟信号生成器，包括：

19.根据权利要求18所述的时钟信号生成器，其中，占空比校准器被配置为：将所述多个输出时钟信号的占空比的值转换为直流电压，并且响应于将直流电压进行比较而生成占空比控制信息。

20.根据权利要求19所述的时钟信号生成器，其中，振荡器被配置为：基于占空比控制信息来调整所述多个振荡信号的转变时间点，使得所述多个输出时钟信号的占空比变得一致。

技术总结公开时钟生成器、存储器装置和时钟信号生成器。时钟生成器包括：相位控制器，响应于将输入时钟信号的相位与分频时钟信号的相位进行比较生成相位控制信息；振荡器，响应于相位控制信息和占空比控制信息生成同等输出频率但不同相位的多个振荡信号；占空比转换器，通过调整多个振荡信号的占空比生成输出频率的多个输出时钟信号，使得多个输出时钟信号具有比多个振荡信号的占空比小的占空比；时钟分频器，通过对多个输出时钟信号中的一个的输出频率进行分频生成分频时钟信号，使得分频时钟信号具有比输出频率小的分频频率；以及占空比校准器，响应于检测到多个输出时钟信号之间的占空比差生成用于调整多个输出时钟信号的占空比差的占空比控制信息。技术研发人员：崔宰赫,辛侑奂,金主烨,赵庸佑受保护的技术使用者：三星电子株式会社技术研发日：技术公布日：2024/6/30