半导体电路、驱动方法和电子设备与流程

本公开涉及被配置为存储数据的半导体电路、在这种半导体电路中使用的驱动方法以及包括这种半导体电路的电子设备。

背景技术：

1、半导体电路例如经常使用通过选择性地停止一些电路的电源来降低功率消耗的技术。该技术是所谓的功率选通。期望以这种方式停止电源的电路在恢复电源之后立即恢复停止电源之前的操作状态。在这样的短时间内实现恢复操作的方法是在电路中包含非易失性存储元件。例如，专利文献1公开了包括作为易失性存储器的静态随机存取存储器(sram)和使用铁电电容器的非易失性存储元件的组合的电路。

2、引用列表

3、专利文献

4、ptl 1：日本未经审查专利申请公开第2019-194931号。

技术实现思路

1、顺便提及，例如，在使用铁电电容器或铁电晶体管的存储元件中，例如，执行初始化操作，在该初始化操作中，在运输之前将交流信号施加至存储元件。通过初始化操作改善了存储元件的铁电特性，这使得存储元件可以稳定地存储数据。具体地，在制造之后首次执行的初始化操作也被称为唤醒操作。期望在更短的时间内执行该初始化操作。

2、期望提供一种使得能够在短时间内执行初始化操作的半导体电路、驱动方法和电子设备。

3、根据本公开的实施方式的半导体电路包括第一反相器、第二反相器、第一控制线、第一存储电路、第一电源开关、第二电源开关、第一位线和第二位线、第一字线、第一晶体管、第二晶体管以及驱动部。第一反相器耦接至第一电源节点和第二电源节点、被配置为生成第一节点处的电压的反相电压并且被配置为将该反相电压施加至第二节点。第二反相器耦接至第一电源节点和第二电源节点、被配置为生成第二节点处的电压的反相电压并且被配置为将该反相电压施加至第一节点。第一存储电路包括：第一存储元件，设置在耦接第一节点和第一控制线的第一路径上；以及第二存储元件，设置在耦接第二节点和第一控制线的第二路径上。第一电源开关被配置为通过接通而将第一电源电压提供给第一电源节点。第二电源开关被配置为通过接通而将第二电源电压提供给第二电源节点。第一晶体管具有耦接至第一字线的栅极并且被配置为通过接通而耦接第一位线和第一节点。第二晶体管具有耦接至第一字线的栅极并且被配置为通过接通而耦接第二位线和第二节点。驱动部被配置为执行第一驱动操作和第二驱动操作。在第一驱动操作中，在第一电源开关和第二电源开关被接通的时段中，第一字线被设置为激活，并且具有彼此不同的逻辑电平的信号被施加至相应的第一位线和第二位线。在第二驱动操作中，在第一电源开关和第二电源开关被断开的时段中，第一字线被设置为激活，并且第一交流信号和第二交流信号分别被施加至第一位线和第二位线。第一交流信号和第二交流信号是彼此同相的信号。

4、根据本公开的实施方式的驱动方法包括：对半导体电路执行第一驱动操作以及第二驱动操作，该半导体电路包括第一反相器、第二反相器，第一控制线、第一存储电路、第一电源开关、第二电源开关、第一位线和第二位线、第一字线，第一晶体管以及第二晶体管，第一反相器耦接至第一电源节点和第二电源节点、被配置为生成第一节点处的电压的反相电压并且被配置为将该反相电压施加至第二节点，第二反相器耦接至第一电源节点和第二电源节点、被配置为生成第二节点处的电压的反相电压并且被配置为将该反相电压施加至第一节点，第一存储电路包括设置在耦接第一节点和第一控制线的第一路径上的第一存储元件以及设置在耦接第二节点和第一控制线的第二路径上的第二存储元件，第一电源开关被配置为通过接通而将第一电源电压提供给第一电源节点，第二电源开关被配置为通过接通而将第二电源电压提供给第二电源节点，第一晶体管具有耦接至第一字线的栅极并且被配置为通过接通而耦接第一位线和第一节点，第二晶体管具有耦接至第一字线的栅极并且被配置为通过接通而耦接第二位线和第二节点，在第一驱动操作中，在第一电源开关和第二电源开关被接通的时段中，第一字线被设置为激活，并且具有彼此不同的逻辑电平的信号被施加至相应的第一位线和第二位线，在第二驱动操作中，在第一电源开关和第二电源开关被断开的时段中，第一字线被设置为激活，并且第一交流信号和第二交流信号分别被施加至第一位线和第二位线，并且第一交流信号和第二交流信号是彼此同相的信号。

5、根据本公开的实施方式的电子设备包括上述半导体电路。

6、根据本公开的实施方式的半导体电路、驱动方法和电子设备，第一反相器生成第一节点处的电压的反相电压，并将该反相电压施加至第二节点。第二反相器生成第二节点处的电压的反相电压，并将该反相电压施加至第一节点。第一反相器和第二反相器耦接至第一电源节点和第二电源节点。通过接通第一电源开关而将第一电源电压提供给第一电源节点，并且通过接通第二电源开关而将第二电源电压提供给第二电源节点。第一存储元件设置在耦接第一节点和第一控制线的第一路径上，并且第二存储元件设置在耦接第二节点和第一控制线的第二路径上。通过接通第一晶体管来耦接第一位线和第一节点，并且通过接通第二晶体管来耦接第二位线和第二节点。执行第一驱动操作，在该第一驱动操作中，在第一电源开关和第二电源开关被接通的时段中，第一字线被设置为激活，并且具有彼此不同的逻辑电平的信号被施加至相应的第一位线和第二位线。此外，执行第二驱动操作，该第二驱动操作中，在第一电源开关和第二电源开关被断开的时段中，第一字线被设置为激活，并且第一交流信号和第二交流信号分别被施加至第一位线和第二位线。第一交流信号和第二交流信号是彼此同相的信号。

技术特征：

1.一种半导体电路，包括：

2.根据权利要求1所述的半导体电路，其中，

3.根据权利要求1所述的半导体电路，其中，

4.根据权利要求1所述的半导体电路，其中，所述第二驱动操作进一步包括将第三交流信号施加至所述第一控制线，所述第三交流信号是与所述第一交流信号和所述第二交流信号反相的信号。

5.根据权利要求4所述的半导体电路，其中，

6.根据权利要求4所述的半导体电路，其中，

7.根据权利要求5所述的半导体电路，其中，所述第一存储元件和所述第二存储元件被配置为通过使用电容状态根据所述第一端子处的电压与所述第二端子处的电压之间的电压差的极性的可逆变化来存储信息。

8.根据权利要求5所述的半导体电路，其中，所述第一存储元件和所述第二存储元件被配置为通过使用电阻状态根据在所述第一端子与所述第二端子之间流动的电流的方向的可逆变化来存储信息。

9.根据权利要求4所述的半导体电路，进一步包括：

10.根据权利要求9所述的半导体电路，其中，

11.根据权利要求9所述的半导体电路，其中，

12.根据权利要求1所述的半导体电路，进一步包括：第一选择控制线，其中，

13.根据权利要求12所述的半导体电路，进一步包括：

14.根据权利要求1所述的半导体电路，进一步包括：

15.根据权利要求1所述的半导体电路，进一步包括：

16.根据权利要求1所述的半导体电路，进一步包括：

17.根据权利要求1所述的半导体电路，进一步包括：

18.根据权利要求1所述的半导体电路，进一步包括：

19.一种驱动方法，包括：

20.一种设置有半导体电路的电子设备，所述半导体电路包括：

技术总结根据本公开的半导体电路包括：连接到第一电源节点和第二电源节点的第一反相器和第二反相器；第一控制线；第一存储电路；第一电源开关和第二电源开关；第一位线和第二位线；第一字线；第一晶体管和第二晶体管，其栅极连接到第一字线；以及驱动单元，其能够执行第一驱动操作和第二驱动操作，在第一驱动操作中，在第一电源开关和第二电源开关处于接通状态的时段期间，第一字线被激活并且相互不同的逻辑电平的信号分别被施加至第一位线和第二位线，在第二驱动操作中，在第一电源开关和第二电源开关处于断开状态的时段期间，第一字线被激活并且作为同相信号的第一交流信号和第二交流信号分别被施加至第一位线和第二位线。技术研发人员：周藤悠介受保护的技术使用者：索尼半导体解决方案公司技术研发日：技术公布日：2024/6/18