存储电路、存储芯片及存储器的制作方法

本公开涉及但不限定于一种存储电路、存储芯片及存储器。

背景技术：

1、存储器是用于存储数据的器件，例如，dram(dynamic random accessing memory，动态随机存取器)、sram(static random accessing memory，静态随机存取器)、闪存等内部存储器件。

2、现有技术中，内部存储器中设置有存储电路，存储电路中设置有存储阵列，存储阵列中包括m行n列存储单元，每个存储单元用于存储一位数据，m和n均是大于1的整数。在对存储阵列的访问过程中，需要通过ras(row address strobe，行地址选通信号)确定要访问的存储单元所在的行。行地址选通单元可以对接收到ras进行译码得到中间译码结果，并将其发送给行地址译码器进行解码得到行地址编码，行地址编码即可确定要访问的存储单元所在的行。行地址选通单元和行地址译码器位于存储阵列的两侧，行地址选通单元和行地址译码器之间的连线需要绕到列地址译码器所在区域走线。

3、然而，上述走线方式存在走线较长，复杂度较高，列地址译码器所在区域走线空间不足的问题。

技术实现思路

1、本公开一实施例提供一种存储电路、存储芯片及存储器，以缩短走线长度和走线复杂度，节约列地址译码器所在区域的走线空间。

2、第一方面，本公开实施例提供一种存储电路，包括：行地址选通单元、行地址译码器、第一存储阵列和第二存储阵列；

3、所述第一存储阵列和所述第二存储阵列位于所述行地址译码器的相对两侧，所述行地址选通单元和所述行地址译码器位于所述第一存储阵列的相对两侧，所述行地址选通单元和所述行地址译码器的连线方向与所述第一存储阵列所在区域的目标金属层的走线方向相同；

4、所述行地址选通单元和所述行地址译码器通过所述目标金属层连接，所述行地址选通单元用于对接收到的行地址选通信号进行译码得到第一中间译码结果，所述行地址译码器用于对所述第一中间译码结果进行译码得到行地址编码，所述行地址编码用于访问所述第一存储阵列和所述第二存储阵列。

5、在一些实施方式中，所述第一存储阵列所在区域从下向上依次设置有多个金属层，部分所述金属层的走线方向与所述目标金属层的走线方向垂直。

6、在一些实施方式中，位于所述目标金属层相对两侧的相邻金属层的走线方向垂直于所述目标金属层的走线方向。

7、在一些实施方式中，所述第一存储阵列所在区域的多个金属层包括五个金属层，其中，第二金属层的走线方向和第四金属层的走线方向一致，第三金属层的走线方向和第五金属层的走线方向均与所述第四金属层的走线方向垂直，所述目标金属层为所述第四金属层，所述第三金属层用于传输片选信号，所述第四金属层用于传输电源信号，所述第五金属层用于传输输入输出数据信号和电源信号。

8、在一些实施方式中，所述目标金属层的走线方向和所述存储电路中字线的延伸方向相同。

9、在一些实施方式中，所述第二存储阵列所在区域从下向上设置有多个金属层，所述第二存储阵列所在区域的第四金属层的走线方向和所述第一存储阵列所在区域的第四金属层的走线方向垂直。

10、在一些实施方式中，所述存储电路还包括列地址选通单元和列地址译码器，所述列地址选通单元用于将接收到的列地址选通信号进行译码得到第二中间译码结果，所述列地址译码器用于将所述第二中间译码结果进行译码得到列地址编码，所述列地址编码用于访问所述第一存储阵列和所述第二存储阵列；

11、所述列地址选通单元和所述行地址选通单元位于所述第一存储阵列的同一侧的目标区域，所述目标区域的第四金属层与所述第一存储阵列所在区域的第四金属层具有相同的走线方向。

12、在一些实施方式中，所述目标区域的第四金属层与所述第一存储阵列所在区域的第四金属层在所述存储电路中字线的延伸方向上连接。

13、在一些实施方式中，所述目标金属层是所述第一存储阵列所在区域的第二金属层，所述第一存储阵列所在区域的第三金属层至第五金属层的走线方向与所述第二金属层的走线方向垂直。

14、第二方面，本公开实施例还提供一种存储芯片，包括第一方面所述的存储电路，所述存储电路为bank电路。

15、第三方面，本公开实施例还提供一种存储器，包括第二方面所述的存储芯片。

16、本公开实施例提供一种存储电路、存储芯片及存储器，存储电路包括：行地址选通单元、行地址译码器、第一存储阵列和第二存储阵列；第一存储阵列和第二存储阵列位于行地址译码器的相对两侧，行地址选通单元和行地址译码器位于第一存储阵列的相对两侧，行地址选通单元和行地址译码器的连线方向与第一存储阵列所在区域的目标金属层的走线方向相同；行地址选通单元和行地址译码器通过目标金属层连接，行地址选通单元用于对接收到的行地址选通信号进行译码得到第一中间译码结果，行地址译码器用于对第一中间译码结果进行译码得到行地址编码，行地址编码用于访问第一存储阵列和第二存储阵列。由于目标金属层的走线方向和上述连线方向相同，从而行地址选通单元和行地址译码器之间的连线经过目标金属层时，不会和目标金属层中的其余连线交叉，可以避免目标金属层中不同连线相互影响。相较于行地址选通单元和行地址译码器的连线绕经列地址译码器所在区域，本公开实施例可以通过第一存储阵列所在区域的目标金属层连接行地址选通单元和行地址译码器，可以节约走线长度，降低走线复杂度，节约列译码器所在区域的走线空间。

技术特征：

1.一种存储电路，其特征在于，包括：行地址选通单元、行地址译码器、第一存储阵列和第二存储阵列；

2.根据权利要求1所述的存储电路，其特征在于，所述第一存储阵列所在区域从下向上依次设置有多个金属层，部分所述金属层的走线方向与所述目标金属层的走线方向垂直。

3.根据权利要求2所述的存储电路，其特征在于，位于所述目标金属层相对两侧的相邻金属层的走线方向垂直于所述目标金属层的走线方向。

4.根据权利要求3所述的存储电路，其特征在于，所述第一存储阵列所在区域的多个金属层包括五个金属层，其中，第二金属层的走线方向和第四金属层的走线方向一致，第三金属层的走线方向和第五金属层的走线方向均与所述第四金属层的走线方向垂直，所述目标金属层为所述第四金属层，所述第三金属层用于传输片选信号，所述第四金属层用于传输电源信号，所述第五金属层用于传输输入输出数据信号和电源信号。

5.根据权利要求4所述的存储电路，其特征在于，所述目标金属层的走线方向和所述存储电路中字线的延伸方向相同。

6.根据权利要求4所述的存储电路，其特征在于，所述第二存储阵列所在区域从下向上设置有多个金属层，所述第二存储阵列所在区域的第四金属层的走线方向和所述第一存储阵列所在区域的第四金属层的走线方向垂直。

7.根据权利要求4所述的存储电路，其特征在于，所述存储电路还包括列地址选通单元和列地址译码器，所述列地址选通单元用于将接收到的列地址选通信号进行译码得到第二中间译码结果，所述列地址译码器用于将所述第二中间译码结果进行译码得到列地址编码，所述列地址编码用于访问所述第一存储阵列和所述第二存储阵列；

8.根据权利要求7所述的存储电路，其特征在于，所述目标区域的第四金属层与所述第一存储阵列所在区域的第四金属层在所述存储电路中字线的延伸方向上连接。

9.根据权利要求4所述的存储电路，其特征在于，所述目标金属层是所述第一存储阵列所在区域的第二金属层，所述第一存储阵列所在区域的第三金属层至第五金属层的走线方向与所述第二金属层的走线方向垂直。

10.一种存储芯片，其特征在于，包括权利要求1至9任一项所述的存储电路，所述存储电路为bank电路。

11.一种存储器，其特征在于，包括权利要求10所述的存储芯片。

技术总结本公开提供一种存储电路、存储芯片及存储器，存储电路包括：行地址选通单元、行地址译码器、第一存储阵列和第二存储阵列；第一存储阵列和第二存储阵列位于行地址译码器的相对两侧，行地址选通单元和行地址译码器位于第一存储阵列的相对两侧，行地址选通单元和行地址译码器的连线方向与第一存储阵列所在区域的目标金属层的走线方向相同；行地址选通单元和行地址译码器通过目标金属层连接。相较于行地址选通单元和行地址译码器的连线绕经列地址译码器所在区域，本公开通过第一存储阵列所在区域的目标金属层连接行地址选通单元和行地址译码器，可以节约走线长度，降低走线复杂度，节约列译码器所在区域的走线空间。技术研发人员：闫玉玲受保护的技术使用者：长鑫存储技术有限公司技术研发日：技术公布日：2024/7/15