基于时序分析的存储芯片高效测试方法与流程

本发明涉及电子工程，具体涉及基于时序分析的存储芯片高效测试方法。

背景技术：

1、晶体管存储芯片是利用晶体管技术实现的半导体存储设备，主要分为动态ram（dram）和静态ram（sram）两种类型，其中dram以晶体管和电容器组合存储数据但需定期刷新，提供高密度低成本存储；而sram使用触发器存储数据无需刷新，提供高速低功耗性能，但成本较高，两者均在现代电子设备的数据处理和存储中扮演着核心角色。

2、由于测试过程需要使用复杂的设备和算法来确保芯片的可靠性和性能，同时随着存储密度的增加和制造工艺的微缩，测试的难度和成本也在不断上升，这不仅限制了测试的广泛性，也使得制造商的制造成本上升。

技术实现思路

1、为解决上述技术问题，提供基于时序分析的存储芯片高效测试方法，本技术方案解决了上述的由于测试过程需要使用复杂的设备和算法来确保芯片的可靠性和性能，同时随着存储密度的增加和制造工艺的微缩，测试的难度和成本也在不断上升，这不仅限制了测试的广泛性，也使得制造商的制造成本上升的问题。

2、为达到以上目的，本发明采用的技术方案为：

3、基于时序分析的存储芯片高效测试方法，包括：

4、获取存储芯片的设计参数；

5、基于存储芯片的设计参数，确定多个加载阈值，进行若干轮擦写测试，记录擦写测试过程中存储芯片的时序参数，组合为时序参数数组；

6、基于时序参数数组中每一轮的加载阈值进行评估存储芯片的性能指标；

7、根据时序参数数组中的擦写测试参数，建立量子隧穿基线模型，观察对应擦写测试参数下的量子隧穿效应偏离值，得到异常量子隧穿指数；

8、将异常量子隧穿指数作为影响条件，分析在影响条件下的存储芯片的性能指标变化趋势，计算存储芯片出现异常风险的概率；

9、根据存储芯片的设计参数得到可容忍异常状态区间阈值；

10、判断当前的存储芯片出现异常风险的概率是否超出可容忍异常状态区间阈值，若否，则判定合格，若是，则判定不合格。

11、优选的，基于时序参数数组中每一轮的加载阈值进行评估存储芯片的性能指标具体包括：

12、确定存储芯片的材料物理特性与电子特征；

13、根据存储芯片的材料物理特性与电子特征，得到最小存储单元的源极、漏极、控制栅和绝缘层的电流和电压阈值；

14、根据电流和电压阈值进行控制决策，得到存储芯片的时序参数，通过线性回归算法，计算存储芯片的性能指标；

15、其中，线性回归算法表达式为：

16、；

17、式中，d为存储芯片的性能指标，为第个时序参数，n为时序参数的总数，、、、、均为归回系数。

18、优选的，根据时序参数数组中的擦写测试参数，建立量子隧穿基线模型，观察对应擦写测试参数下的量子隧穿效应偏离值，得到异常量子隧穿指数具体包括：

19、基于存储芯片的物理电子特性，确定量子势垒的高度和宽度；

20、根据薛定谔的方程，计算电子在势垒中的波函数，并针对波函数进行分析，得到时间与空间的乘积；

21、针对薛定谔的方程进行分解得到三个区域、和，通过应用边界条件，使波函数及其导数为连续状态，得到线性方程组；

22、利用高斯消元法对线性方程组求解，得到多个粒子系数，并根据多个粒子系数计算量子隧穿概率；

23、根据量子隧穿概率和电子电荷，计算量子隧穿电流值；

24、建立量子隧穿基线模型；

25、根据量子隧穿基线模型，以电子在给定电场下的量子隧穿概率和作为输出，以预测量子隧穿的电流值作为输出，将预测的隧穿电流值与观察到的量子隧穿电流实际值进行比较，计算隧穿电流的偏离值，得到异常量子隧穿指数；

26、其中，建立量子隧穿基线模型具体为：

27、；

28、式中，异常量子隧穿指数，为观察到的量子隧穿电流实际值，为预测的隧穿电流，为约化普朗克常数，为二阶空间导数，m为粒子的质量，为粒子在x位置的量子态，为粒子在x位置的势能，e为粒子能量，为粒子波波函数，为粒子的时间无关波函数，t为时间，i为虚数单位，a为入射波幅度，f为投射波幅度，为电子电荷量，为电子速度，t为量子隧穿概率。

29、优选的，将异常量子隧穿指数作为影响条件，分析在影响条件下的存储芯片的性能指标变化趋势，计算存储芯片出现异常风险的概率具体包括：

30、基于异常量子隧穿指数影响下使存储芯片出现的异常状态因素；

31、根据异常状态因素，逆向评估分析异常状态因素下的存储芯片量子隧穿效应的激励系数；

32、根据异常量子隧穿指数与量子隧穿效应的激励系数，对存储芯片性能指标进行链式关系评估，得到更新后的存储芯片性能；

33、logistic回归，建立识别存储芯片的异常风险概率预测模型；

34、确定异常量子隧穿指数与量子隧穿效应的激励系数，对存储芯片性能指标的链式影响关系，以异常量子隧穿指数影响下使存储芯片出现的异常状态因素作为基础影响条件，将逆向评估分析异常状态因素下的存储芯片量子隧穿效应的激励系数作为被动影响条件，预测基础影响条件与被动影响条件下的存储芯片异常风险的概率；

35、其中，识别存储芯片的异常风险概率预测模型具体为：

36、；

37、式中，更新后的存储芯片性能，为第j个时序参数的异常量子隧穿指数的量子隧穿效应的激励系数，表示在影响因素条件下，预测存储芯片异常风险的概率。

38、与现有技术相比，本发明的有益效果在于：

39、本发明提出基于时序分析的存储芯片高效测试方案，通过评估存储芯片的设计参数和时序参数，建立量子隧穿基线模型，预测异常风险，并设定可容忍异常状态区间阈值，提高了存储芯片和稳定性，优化了质量控制和故障诊断流程，降低测试成本。

技术特征：

1.基于时序分析的存储芯片高效测试方法，其特征在于，包括：

2.根据权利要求1所述的基于时序分析的存储芯片高效测试方法，其特征在于，基于时序参数数组中每一轮的加载阈值进行评估存储芯片的性能指标具体包括：

3.根据权利要求2所述的基于时序分析的存储芯片高效测试方法，其特征在于，线性回归算法表达式为：

4.根据权利要求3所述的基于时序分析的存储芯片高效测试方法，其特征在于，根据时序参数数组中的擦写测试参数，建立量子隧穿基线模型，观察对应擦写测试参数下的量子隧穿效应偏离值，得到异常量子隧穿指数具体包括：

5.根据权利要求4所述的基于时序分析的存储芯片高效测试方法，其特征在于，建立量子隧穿基线模型具体为：

6.根据权利要求5所述的基于时序分析的存储芯片高效测试方法，其特征在于，将异常量子隧穿指数作为影响条件，分析在影响条件下的存储芯片的性能指标变化趋势，计算存储芯片出现异常风险的概率具体包括：

7.根据权利要求6所述的基于时序分析的存储芯片高效测试方法，其特征在于，识别存储芯片的异常风险概率预测模型具体为：

8.一种电子设备，其特征在于，包括：至少一个处理器；以及，与所述至少一个处理器通信连接的存储器；其中，

9.一种计算机可读存储介质，存储有计算机程序，其特征在于，所述计算机程序被处理器执行时实现权利要求1-7中任一项所述的基于时序分析的存储芯片高效测试方法。

技术总结本发明涉及电子工程技术领域，具体公开了基于时序分析的存储芯片高效测试方法，包括：基于存储芯片的设计参数，确定多个加载阈值，进行若干轮擦写测试，记录擦写测试过程中存储芯片的时序参数，组合为时序参数数组；基于时序参数数组评估存储芯片的性能指标；建立量子隧穿基线模型，观察异常量子隧穿指数，将异常量子隧穿指数作为影响条件，分析在影响条件下的存储芯片的性能指标变化趋势，计算存储芯片出现异常风险的概率，判断当前的存储芯片出现异常风险的概率是否超出可容忍异常状态区间阈值，若否，则判定合格，若是，则判定不合格。本发明的优点在于：提高了存储芯片和稳定性，优化了质量控制和故障诊断流程，降低测试成本。技术研发人员：曲虹亮受保护的技术使用者：深圳市晶凯电子技术有限公司技术研发日：技术公布日：2024/7/15