存储器的制作方法

本申请涉及但不限定于一种存储器。

背景技术：

1、伴随存储器技术的发展，存储器被广泛应用在多种领域，比如，动态随机存取存储器(dynamic random access memory，简称dram)的使用非常广泛。

2、存储器内设有地址电路和存储块，地址电路对存储器接收到的地址进行处理后传输到存储块。因此，对于地址电路的改进有利于优化存储器的性能。

技术实现思路

1、本申请提供一种存储器，包括：多个集群区域、命令解码电路和控制电路；

2、每个集群区域包括多个存储集群，每一存储集群对应一个存储集群地址；

3、命令解码电路接收激活指令，并对激活指令进行解码处理获得激活命令信号；

4、控制电路接收存储集群地址、行地址以及激活命令信号，并根据激活命令信号和存储集群地址向其中一个集群区域发送行地址。

5、在一些实施例中，控制电路用于：

6、根据激活命令信号和存储集群地址的至少一个目标位向其中一个集群区域发送行地址；

7、其中，存储集群地址的目标位为与集群区域中任意其他的存储集群地址中对应地址位的相同的地址位。

8、在一些实施例中，存储集群地址的目标位为一个；存储器包括第1集群区域和第2集群区域；

9、控制电路包括：第一地址处理电路和两个行地址传输电路；标记为第一行地址传输电路和第二行地址传输电路；

10、第一地址处理电路，用于根据目标位获得互补目标位；

11、第一行地址传输电路，输入端接收互补目标位，并根据互补目标位和激活命令信号向第1集群区域发送行地址；

12、第二行地址传输电路，输入端接收目标位，并根据目标位和激活命令信号向第2集群区域发送行地址。

13、在一些实施例中，第一地址处理电路包括：

14、第一触发器，输入端接收目标位，时钟端接收激活命令信号，输出端输出目标位，互补输出端输出互补目标位。

15、在一些实施例中，第一地址处理电路包括：

16、第一反相器，输入端接收目标位，输出端输出目标位的互补目标位。

17、在一些实施例中，第一行地址传输电路包括：

18、第一与门，包括两个输入端，第一个输入端接收互补目标位，第二个输入端接收激活命令信号，输出端连接第二触发器的时钟端；

19、第二触发器，输入端接收行地址，用于在时钟端接收信号的触发下向第1集群区域输出行地址；

20、第二行地址传输电路包括：

21、第二与门，包括两个输入端，第一个输入端接收目标位，第二个输入端接收激活命令信号，输出端连接第三触发器的时钟端；

22、第三触发器，输入端接收行地址，用于在时钟端接收信号的触发下向第2集群区域输出行地址。

23、在一些实施例中，存储集群地址的目标位为n个，将n个目标位记为第1目标位、第2目标位、……第n目标位；存储器包括2n个集群区域；n为大于1的整数；

24、控制电路包括：第二地址处理电路、2n个控制信号电路以及2n个行地址传输电路；2n个控制信号电路与2n个行地址传输电路一一对应，2n个行地址传输电路与2n个集群区域一一对应；

25、第二地址处理电路用于获得n个目标位的互补目标位；

26、每一控制信号电路用于根据n个输入信号生成一个控制信号；n个输入信号记为第1输入信号、第2输入信号、……第n输入信号，若控制信号电路所对应的集群区域内存储集群地址的第i个目标位为第一电平，第i个输入信号为第i个目标位，若控制信号电路所对应的集群区域内存储集群地址的第i个目标位为第二电平，第i个输入信号为第i个目标位的互补目标位，1≤i≤n，i为整数；

27、每一行地址传输电路接收对应的控制信号，用于根据控制信号和激活命令信号向对应的集群区域发送行地址。

28、在一些实施例中，第二地址处理电路包括：n个第四触发器，记为第1个第四触发器、第2个第四触发器、……第n个第四触发器；

29、第i个第四触发器的输入端接收第i目标位，第i个第四触发器的时钟端接收激活命令信号，第i个第四触发器的输出端输出第i目标位，第i个第四触发器的互补输出端输出第i目标位的互补目标位。

30、在一些实施例中，第二地址处理电路包括：n个第二反相器，记为第1个第二反相器、第2个第二反相器、……第n个第反相器；

31、第i个第二反相器的输入端接收第i目标位，第i个第二反相器的输出端输出第i目标位的互补目标位。

32、在一些实施例中，当第一电平为低电平，第二电平为高电平时，控制信号电路包括：

33、或非门，包括n个输入端，每个输入端接收一个输入信号，对n个输入信号进行或非运算后输出控制信号。

34、在一些实施例中，当第一电平为高电平，第二电平为低电平时，控制信号电路包括：

35、第三与门，包括n个输入端，每个输入端接收一个输入信号，对n个输入信号进行与运算后输出控制信号。

36、在一些实施例中，行地址传输电路包括：

37、第四与门，包括两个输入端，第一个输入端接收控制信号，第二个输入端接收激活命令信号，输出端连接第五触发器的时钟端；

38、第五触发器，输入端接收行地址，用于在时钟端接收信号的触发下输出行地址。

39、在一些实施例中，存储器包括：

40、窗口信号电路，连接命令解码电路，用于接收激活命令信号、存储集群地址和存储块地址，根据激活命令信号、存储集群地址和存储块地址激活存储集群地址和存储块地址对应的存储块。

41、本申请提供的存储器，包括：多个集群区域、命令解码电路和控制电路。每个集群区域包括多个存储集群，每一存储集群对应一个存储集群地址。命令解码电路接收激活指令并对激活指令进行解码处理获得激活命令信号。控制电路接收存储集群地址、行地址以及激活命令信号，并根据激活命令信号和存储集群地址向其中一个集群区域发送行地址。由于仅向多个集群区域中一个集群区域发送行地址，减少行地址发送路径，进而减少存储器的功耗。

技术特征：

1.一种存储器，其特征在于，包括：多个集群区域、命令解码电路和控制电路；

2.根据权利要求1所述的存储器，其特征在于，所述控制电路用于：

3.根据权利要求2所述的存储器，其特征在于，所述存储集群地址的目标位为一个；所述存储器包括第1集群区域和第2集群区域；

4.根据权利要求3所述的存储器，其特征在于，所述第一地址处理电路包括：

5.根据权利要求3所述的存储器，其特征在于，所述第一地址处理电路包括：

6.根据权利要求3所述的存储器，其特征在于，所述第一行地址传输电路包括：

7.根据权利要求2所述的存储器，其特征在于，所述存储集群地址的目标位为n个，将n个目标位记为第1目标位、第2目标位、……第n目标位；所述存储器包括2n个所述集群区域；n为大于1的整数；

8.根据权利要求7所述的存储器，其特征在于，所述第二地址处理电路包括：n个第四触发器，记为第1个第四触发器、第2个第四触发器、……第n个第四触发器；

9.根据权利要求7所述的存储器，其特征在于，所述第二地址处理电路包括：n个第二反相器，记为第1个第二反相器、第2个第二反相器、……第n个第反相器；

10.根据权利要求7所述的存储器，其特征在于，当所述第一电平为低电平，所述第二电平为高电平时，所述控制信号电路包括：

11.根据权利要求7所述的存储器，其特征在于，当所述第一电平为高电平，所述第二电平为低电平时，所述控制信号电路包括：

12.根据权利要求7所述的存储器，其特征在于，所述行地址传输电路包括：

13.根据权利要求1所述的存储器，其特征在于，所述存储器包括：

技术总结本申请提供一种存储器，包括：多个集群区域、命令解码电路和控制电路，每个集群区域包括多个存储集群，每一存储集群对应一个存储集群地址，命令解码电路接收激活指令，并对激活指令进行解码处理获得激活命令信号；控制电路接收存储集群地址、行地址以及激活命令信号，并根据激活命令信号和存储集群地址向其中一个集群区域发送行地址。技术研发人员：谷银川受保护的技术使用者：长鑫存储技术有限公司技术研发日：技术公布日：2024/7/15