一种基于忆阻器的动态调整读参考的写校验方法、电路及存储器与流程

本发明涉及存储领域，特别涉及一种基于忆阻器的动态调整读参考的写校验方法、电路及存储器。

背景技术：

1、忆阻器(memristor)是一种具有记忆效应的阻变开关，其电阻能够在撤电之后稳定地保持，因此具备天然的非易失特性。由于忆阻器具有体积小、集成度高、功耗低、非易失性等特点，所以更易在一个芯片上封装更多的忆阻器，忆阻器有可能能够取代晶体管从而续写摩尔定律，所以忆阻器将成为理想的新型存储材料。而以忆阻器为核心器件的电阻式随机存储器(以下简称rram)除了非易失特性之外，还具有结构简单、与互补金属氧化物半导体工艺(以下简称cmos工艺)兼容、阻变速度快、尺寸小、集成密度高等特点，使其在适用于实现存内计算的同时相较其他新兴非易失存储器有着不可比拟的优势。

2、忆阻器按照阻值分布划分，可以分为二值忆阻器和多值忆阻器。对于二值忆阻器而言，可以通过施加适当的电压，使其在高阻态和低阻态之间进行转换，其中低阻态是导电通路形成的状态，具有低阻值，相反高阻态则是导电通路断开的状态，具有高阻值，因此可以通过高低阻来储存数据。而对于多值忆阻器，存在多个阻态，从而能够存储多个值。

3、忆阻器的读写操作中最基本的操作为set(写“1”)、reset(写“0”)和read(读)操作。例如对于二值忆阻器，通过在其两端施加正向偏置电压或电流，将忆阻器置于低阻状态，即set(写“1”)操作，通过在其两端施加反向偏置电压或电流，将忆阻器置于高阻状态，即reset(写“0”)操作。read(读)操作则是通过在忆阻器两端施加一定幅度的电压或电流，检测其输出电压或电流的幅度来确定忆阻器的状态，即读取该忆阻器中存储的数据是数据“0”(set)还是数据“1”(reset)等对应的状态。用于区分忆阻器的状态的阈值幅度通常被称为读参考电压或电流(以下统称为读参考信号)。

4、在对忆阻器阵列进行编程时，一般是某个地址的数据统一进行编程，以图1所示的位宽为8的忆阻器阵列为例，即作为该地址的存储单元的忆阻器单元有8个，对选中的这8个忆阻器单元进行编程的过程一般为：

5、set/reset操作：通过施加正向/反向偏置电压或电流，使该地址的忆阻器单元置于低阻状态或高阻状态，相当于写入数据“1”或数据“0”；

6、verify(校验)操作：通过施加校验电压或电流，来判断上述操作是否写入成功。该校验操作类似于读操作，通过检测忆阻器单元输出的电压或电流并与读参考信号进行比较，来确定该单元当前的阻值状态，即确认其中存储的数据是“0”还是“1”，从而验证之前的写入是否成功。

7、若写入失败，则需要再次进行上述set/reset操作+verify操作的过程，直至写入成功。由于写入时间的要求，有时候不可能执行很多次的set/reset操作+verify操作的过程，甚至只能进行一次的set/reset操作+verify操作的过程，这样极大可能性导致写入失败。

8、导致写入失败的原因之一是忆阻器的可靠性问题。由于各个忆阻器单元的阻变参数分布存在离散性，且每个单元在耐久性和保持性能方面存在不一致性，这种不稳定性导致由多个忆阻器单元组成的忆阻器阵列的可靠性受到阵列中性能最差的单元限制，阵列的拖尾效应严重制约着阵列的性能和大小，也是忆阻器阵列误码率的主要来源。

9、图1所示为忆阻器阵列中的忆阻器单元的阻值分布图。以位宽为8的忆阻器阵列为例。通常，忆阻器阵列中的所有忆阻器单元的读参考信号具有恒定的或相同的幅度，图1中的ref1表示用于判定高阻值状态的读参考信号，即忆阻器单元输出的电压或电流高于ref1时，表示该单元处于高阻值状态，ref2表示用于判定低阻值状态的读参考信号，即忆阻器单元输出的电压或电流低于ref1时，表示该单元处于低阻值状态。根据图1所示的忆阻器阻值分布情况，存在某些次读写过程中，读参考信号无法正确区分数据“0”与数据“1”的情况。如针对读参考信号ref1，该地址的第6个忆阻器单元(图中左起第6个)可能在某次读写过程中被误判为低阻，同样针对读参考信号ref2，该地址的第3个忆阻器单元(图中左起第3个)可能在某次读写过程中被误判为高阻。

10、另外，在对忆阻器频繁进行读写数据的过程中，可能存在某个单元因某次过操作，导致下次进行写相反的数据时写入不充分，从而基于当前的读参考信号会判定为写入失败，这将影响忆阻器单元的特性均一性，从而不利于忆阻器的推广使用。

11、因此，如何在有限次的set/reset+verify过程中使得忆阻器写入成功，是忆阻器及其存储设备当前面临解决的问题。

技术实现思路

1、为了解决上述问题，本发明提出一种基于忆阻器的动态调整读参考信号的写校验方法，通过动态调整校验操作过程中的读参考信号，将离散分布的阻变参数聚集在某个可调整范围内，同时将动态调整的读参考信号经过映射后进行位存储，来解决写入失败的问题，并提高了电阻式存储器的可靠性。

2、根据本公开的一些示例性实施例，提供了一种基于忆阻器的动态调整读参考的写校验电路，对由多个忆阻器单元构成的忆阻器阵列进行写校验操作，其特征在于，包括：读电路，用于对进行了写入操作的所述忆阻器单元进行校验操作，以校验所述写入操作是否成功；读写逻辑控制单元，用于控制所述读电路进行的所述校验操作；读参考比较输出电路，用于将所述忆阻器单元进行所述校验操作时输出的校验信号与读参考信号进行比较，根据比较结果输出表示所述写入操作是否成功的信号；以及读参考信号产生电路，用于产生所述读参考信号，在所述写入操作校验失败的情况下，所述读写逻辑控制单元控制所述读参考信号产生电路调整所述读参考信号的大小，并控制所述读参考比较输出电路将所述校验信号与调整后的所述读参考信号进行比较，直至所述读参考比较输出电路输出表示所述写入操作成功的信号为止。

3、一些实施例中，在所述写入操作校验成功的情况下，所述读写逻辑控制单元对使得所述写入操作校验成功的所述读参考信号进行存储。

4、一些实施例中，将所述读参考信号以与所述忆阻器单元对应的校验位存储值的形式存储在所述忆阻器阵列内部的校验位存储区域。

5、一些实施例中，将所述读参考信号以与所述忆阻器单元对应的校验位存储值的形式存储在外部存储介质的校验位存储区域。

6、一些实施例中，将所述读参考信号映射到所述校验位存储值而生成校验位存储映射关系表。

7、一些实施例中，所述读写逻辑控制单元通过从所述校验位存储映射关系表中读取不同校验位存储值所对应的所述读参考信号，来调整所述读参考信号的大小。

8、一些实施例中，所述读电路在对所述忆阻器单元进行读操作时，从所述校验位存储区域读取与该忆阻器单元相对应的所述校验位存储值，并参照所述校验位存储映射关系表，由所述参考信号产生电路产生与所述校验位存储值对应的所述读参考信号，所述读写逻辑控制单元利用该读参考信号，来读取所述忆阻器单元中存储的数据。

9、根据本公开的一些示例性实施例，还提供一种基于忆阻器的动态调整读参考的写校验方法，对由多个忆阻器单元构成的忆阻器阵列进行写校验操作，包括：对进行了写入操作的所述忆阻器单元进行校验操作，以校验所述写入操作是否成功；将所述忆阻器单元进行所述校验操作时输出的校验信号与读参考信号进行比较，根据比较结果输出表示所述写入操作是否成功的信号；在所述写入操作校验失败的情况下，调整所述读参考信号的大小，并将所述校验信号与调整后的所述读参考信号进行比较，直至输出表示所述写入操作成功的信号为止。

10、根据本公开的一些示例性实施例，还提供一种存储器，包括由多个忆阻器单元构成的忆阻器阵列，具备以上所述的基于忆阻器的动态调整读参考的写校验电路。

11、本公开的特征在于通过动态调整读参考信号来进行写校验操作，在进行了一次写入操作(set/reset操作)后，通过多次校验，且每次校验的过程中都会调整(增大或减小)读参考信号，直至写入成功。因此，相比于以往的校验失败后重新写入再校验的过程，能够高效地在有限时间内保证写入校验成功，并且能够缩短校验时间。此外，通过动态调整读参考信号，能够将各个忆阻器单元的离散分布的阻变参数聚集在某个可调整范围内，一定程度上可以解决阻变参数分布离散的问题，提高了电阻式存储器的可靠性。