SOT-MRAM存储单元和可控逻辑器件的制作方法

本发明涉及mram存储器，尤其涉及一种sot-mram存储单元和可控逻辑器件。

背景技术：

1、自旋轨道矩磁性存储器(sot-mram)具有非易失性，擦写速度快且功耗低的优点。sot-mram存储单元由磁性隧道结(mtj)和自旋轨道矩提供层(或称自旋霍尔效应层、she层)组成。mtj包括自由层、势垒层、参考层。参考层磁化方向固定，自由层磁化方向可变。当自由层和参考层平行，mtj为低阻态；当自由层和参考层反平行，mtj为高阻态。自旋轨道矩提供层一般采用重金属(hm)，当电流流经重金属，通过外磁场的辅助，打破对称性，实现自由层磁矩的确定性翻转。

2、随着存算一体技术的发展，在实际应用中，为了满足逻辑运算，需要一种基于sot-mram存储单元的逻辑器件。

技术实现思路

1、有鉴于此，本发明提供了一种sot-mram存储单元和可控逻辑器件。

2、第一方面，本发明提供一种sot-mram存储单元，用于存储2bit数据，包括：

3、u型的自旋轨道矩提供层，包括两臂和连接所述两臂的连接部，所述连接部与写位线连接，所述写位线接地；

4、位于所述自旋轨道矩提供层的两臂上的第一磁性隧道结和第二磁性隧道结；

5、第一晶体管，用于控制所述第一磁性隧道结的写操作，所述第一晶体管的漏端连接于所述自旋轨道矩提供层的第一端，所述第一晶体管的栅端连接于第一写字线，所述第一晶体管的源端连接于源线；

6、第二晶体管，用于控制所述第二磁性隧道结的写操作，所述第二晶体管的漏端连接于所述自旋轨道矩提供层的第二端，所述第二晶体管的栅端连接于第二写字线，所述第二晶体管的源端连接于源线；

7、第三晶体管，用于控制所述第一磁性隧道结的读操作，所述第三晶体管的漏端连接于读位线，所述第三晶体管的栅端连接于第一读字线，所述第三晶体管的源端连接于所述第一磁性隧道结；

8、第四晶体管，用于控制所述第二磁性隧道结的读操作，所述第四晶体管的漏端连接于所述读位线，所述第四晶体管的栅端连接于第二读字线，所述第四晶体管的源端连接于所述第二磁性隧道结。

9、可选地，还包括：电极，所述电极形成于所述连接部上，与所述写位线连接。

10、可选地，所述连接部及其上方的电极向两侧延伸，形成延伸部。

11、可选地，所述第一磁性隧道结和所述第二磁性隧道结包括从下至上层叠的自由层、势垒层和参考层，所述自由层和所述参考层为垂直磁化或者面内磁化。

12、可选地，在所述自由层和所述参考层为垂直磁化的情况下，所述sot-mram存储单元还包括：

13、磁性偏置层，位于所述自旋轨道矩提供层底部或者所述第一磁性隧道结和所述第二磁性隧道结顶部，由所述第一磁性隧道结和所述第二磁性隧道结共用，用于辅助所述第一磁性隧道结和所述第二磁性隧道结实现确定性翻转。

14、可选地，若所述第一磁性隧道结和所述第二磁性隧道结均为平行态，用于存储数据“00”；

15、若所述第一磁性隧道结为平行态，所述第二磁性隧道结为反平行态，用于存储数据“01”；

16、若所述第一磁性隧道结为反平行态，所述第二磁性隧道结为平行态，用于存储数据“10”；

17、若所述第一磁性隧道结和所述第二磁性隧道结均为反平行态，用于存储数据“11”。

18、第二方面，本发明提供一种可控逻辑器件，包括：如第一方面提供的sot-mram存储单元，以及运算电路，所述运算电路包括：

19、数据端电流源，所述数据端电流源的输出端连接于所述sot-mram存储单元的读位线，用于向所述sot-mram存储单元提供数据端电流，以便在所述读位线上产生数据端电压；

20、参考电压产生单元，用于产生一个可控的参考电压；

21、灵敏放大器，所述灵敏放大器输入信号为所述数据端电压和所述参考电压，输出信号为所述sot-mram存储单元所存储的2bit数据的“或”逻辑运算结果或者“与”逻辑运算结果。

22、可选地，所述参考电压产生单元，包括第一参考电流源以及第一参考电阻，其中，

23、所述第一参考电流源用于输出两种不同的参考电流；

24、所述第一参考电阻的一端与所述第一参考电流源的输出端连接，所述第一参考电阻的另一端接地；

25、所述第一参考电流源输出的第一参考电流在所述第一参考电阻上产生的参考电压介于vp-p和vp-ap之间；

26、所述第一参考电流源输出的第二参考电流在所述第一参考电阻上产生的参考电压介于vp-ap和vap-ap之间；

27、vp-p表示所述sot-mram存储单元存储数据“00”时，所述数据端电流源在所述读位线上产生的数据端电压，vp-ap表示所述sot-mram存储单元存储数据“01”或“10”时，所述数据端电流源在所述读位线上产生的数据端电压，vap-ap表示所述sot-mram存储单元存储数据“11”时，所述数据端电流源在所述读位线上产生的数据端电压。

28、可选地，所述参考电压产生单元，包括第二参考电流源、选择电路、第二参考电阻以及第三参考电阻，其中，

29、所述第二参考电流源用于输出一参考电流；

30、所述选择电路连接于第二参考电流源和第二参考电阻、第三参考电阻之间，用于将所述第二参考电流源的输出端连接至所述第二参考电阻的一端，或者将所述第二参考电流源的输出端连接至所述第三参考电阻的一端；

31、所述第二参考电阻和所述第三参考电阻的另一端接地；

32、所述第二参考电流源输出的参考电流在所述第二参考电阻上产生的参考电压介于vp-p和vp-ap之间；

33、所述第二参考电流源输出的参考电流在所述第三参考电阻上产生的参考电压介于vp-ap和vap-ap之间；

34、vp-p表示所述sot-mram存储单元存储数据“00”时，所述数据端电流源在所述读位线上产生的数据端电压，vp-ap表示所述sot-mram存储单元存储数据“01”或“10”时，所述数据端电流源在所述读位线上产生的数据端电压，vap-ap表示所述sot-mram存储单元存储数据“11”时，所述数据端电流源在所述读位线上产生的数据端电压。

35、可选地，所述选择电路，包括两个mos管，当其中一个mos管导通时，另一个mos管关闭。

36、本发明实施例提供的sot-mram存储单元和可控逻辑器件，u型自旋轨道矩提供层的两端各自通电，且u型自旋轨道矩提供层的中间位置接地，这种结构具有较低的写功耗。另外，本发明实施例提供的可控逻辑器件可以作为“与”门，也可以作为“或”门，实现存算一体。

技术特征：

1.一种sot-mram存储单元，用于存储2bit数据，其特征在于，包括：

2.根据权利要求1所述的sot-mram存储单元，其特征在于，还包括：电极，所述电极形成于所述连接部上，与所述写位线连接。

3.根据权利要求2所述的sot-mram存储单元，其特征在于，所述连接部及其上方的电极向两侧延伸，形成延伸部。

4.根据权利要求1所述的sot-mram存储单元，其特征在于，所述第一磁性隧道结和所述第二磁性隧道结包括从下至上层叠的自由层、势垒层和参考层，所述自由层和所述参考层为垂直磁化或者面内磁化。

5.根据权利要求4所述的sot-mram存储单元，其特征在于，在所述自由层和所述参考层为垂直磁化的情况下，所述sot-mram存储单元还包括：

6.根据权利要求1所述的sot-mram存储单元，其特征在于，

7.一种可控逻辑器件，其特征在于，包括如权利要求1至6任一项所述的sot-mram存储单元，以及运算电路，所述运算电路包括：

8.根据权利要求7所述的可控逻辑器件，其特征在于，所述参考电压产生单元，包括第一参考电流源以及第一参考电阻，其中，

9.根据权利要求7所述的可控逻辑器件，其特征在于，所述参考电压产生单元，包括第二参考电流源、选择电路、第二参考电阻以及第三参考电阻，其中，

10.根据权利要求9所述的可控逻辑器件，其特征在于，所述选择电路，包括两个mos管，当其中一个mos管导通时，另一个mos管关闭。

技术总结本发明提供一种SOT‑MRAM存储单元和可控逻辑器件。SOT‑MRAM存储单元包括：U型的自旋轨道矩提供层，两臂之间的连接部与写位线连接，写位线接地；位于自旋轨道矩提供层的两臂上的第一磁性隧道结和第二磁性隧道结；用于控制第一磁性隧道结的写操作的第一晶体管，漏端连接于自旋轨道矩提供层的第一端，栅端连接于第一写字线，源端连接于源线；用于控制第二磁性隧道结的写操作的第二晶体管，漏端连接于自旋轨道矩提供层的第二端，栅端连接于第二写字线，源端连接于源线；以及用于控制第一磁性隧道结的读操作的第三晶体管和用于控制第二磁性隧道结的读操作的第四晶体管。技术研发人员：李州,孟皓,石以诺,刘波受保护的技术使用者：中电海康集团有限公司技术研发日：技术公布日：2024/7/15