存储器件及其操作方法与流程

本文描述的本公开的实施例涉及一种半导体器件，更具体地，涉及一种存储器件及其操作方法。

背景技术：

1、半导体器件可以包括：易失性存储器，其中当电源被关断时存储的数据泄露，诸如静态随机存取存储器(sram)或动态随机存取存储器(dram)；并且可以包括非易失性存储器，其中当电源被关断时存储的数据被保持，诸如闪存、相变ram(pram)、磁性ram(mram)、电阻式ram(rram)或铁电ram(fram)。

2、dram被广泛地用作移动装置和/或计算机装置中的系统存储器。dram装置可以包括用于改进存储的数据的可靠性的纠错码(ecc)电路。例如，ecc电路可以具有预定水平的纠错能力。然而，存在不能纠正在dram中发生的特定模式的错误的情况。

技术实现思路

1、本公开的实施例提供了一种具有改进的可靠性的存储器件及其操作方法。

2、根据本公开的实施例，一种存储器件包括：ecc电路，所述ecc电路对输入数据执行ecc编码以生成写入数据；以及存储单元阵列，所述存储单元阵列包括存储所述写入数据的多个存储单元，并且所述ecc电路包括：数据拆分器，所述数据拆分器将所述输入数据拆分成第一子数据和第二子数据；第一ecc编码器，所述第一ecc编码器对所述第一子数据执行ecc编码以生成第一子奇偶校验数据；第二ecc编码器，所述第二ecc编码器对所述第二子数据执行ecc编码以生成第二子奇偶校验数据；以及数据加扰器，所述数据加扰器基于所述存储单元阵列的结构对所述第一子数据、所述第二子数据、所述第一子奇偶校验数据和所述第二子奇偶校验数据执行数据加扰操作以生成所述写入数据。

3、根据本公开的实施例，一种存储器件包括：多个存储单元，所述多个存储单元连接到第一字线并且分别连接到多条位线；第一局部读出放大器，所述第一局部读出放大器连接到所述多条位线中的第一位线并且响应于第一列选择信号而工作；第二局部读出放大器，所述第二局部读出放大器连接到所述多条位线中的第二位线并且响应于所述第一列选择信号而工作；以及ecc电路，所述ecc电路将输入数据拆分成第一子数据和第二子数据，对所述第一子数据执行第一ecc编码以生成第一数据码，对所述第二子数据执行第二ecc编码以生成第二数据码，并且基于所述第一数据码和所述第二数据码生成写入数据，并且所述写入数据被存储在所述多个存储单元中，并且所述多个存储单元当中的连接到所述第一位线的第一存储单元存储与所述第一数据码相对应的第一2位符号和与所述第二数据码相对应的第二2位符号。

4、根据本公开的实施例，一种操作包括连接到第一字线并且分别连接到多条位线的多个存储单元的存储器件的方法包括：将输入数据分成多个子数据；对所述多个子数据中的每一个子数据执行ecc编码以生成多个第一数据码；对所述多个第一数据码执行数据加扰操作以生成写入数据；以及将所述写入数据存储在所述多个存储单元中，并且所述存储器件包括：第一局部读出放大器，所述第一局部读出放大器连接到所述多条位线中的第一位线并且响应于第一列选择信号而工作，并且所述多个存储单元当中的连接到所述第一位线的第一存储单元存储与所述多个第一数据码当中的数据码相对应的2位符号。

技术特征：

1.一种存储器件，所述存储器件包括：

2.根据权利要求1所述的存储器件，其中，所述存储单元阵列包括：

3.根据权利要求2所述的存储器件，所述存储器件还包括：

4.根据权利要求2所述的存储器件，其中，所述多个局部读出放大器当中的第一局部读出放大器响应于所述多个列选择信号当中的第一列选择信号而工作，并且通过所述多条位线中的第一位线连接到所述多个存储单元中的第一存储单元，并且

5.根据权利要求4所述的存储器件，其中，所述多个局部读出放大器当中的第二局部读出放大器响应于所述多个列选择信号当中的所述第一列选择信号而工作，并且通过所述多条位线中的第二位线连接到所述多个存储单元中的第二存储单元，并且

6.根据权利要求5所述的存储器件，其中，所述多个局部读出放大器当中的第三局部读出放大器响应于所述多个列选择信号当中的第二列选择信号而工作，并且通过所述多条位线中的第三位线连接到所述多个存储单元中的第三存储单元，并且

7.根据权利要求1所述的存储器件，其中，所述纠错码电路还包括：

8.根据权利要求7所述的存储器件，其中，所述第一纠错码编码器、所述第二纠错码编码器、所述第一纠错码译码器和所述第二纠错码译码器分别基于单2位符号纠错码执行所述纠错码编码和所述纠错码译码。

9.根据权利要求8所述的存储器件，其中，所述输入数据具有14位的大小，所述第一子数据和所述第二子数据中的每一者具有7位的大小，所述第一子奇偶校验数据和所述第二子奇偶校验数据中的每一者具有5位的大小，并且所述写入数据具有24位的大小。

10.根据权利要求1所述的存储器件，所述存储器件还包括：

11.根据权利要求10所述的存储器件，其中，所述输入数据是所述计数信息。

12.一种存储器件，所述存储器件包括：

13.根据权利要求12所述的存储器件，其中，所述多个存储单元当中的连接到所述第二位线的第二存储单元存储与所述第一数据码相对应的第三2位符号和与所述第二数据码相对应的第四2位符号。

14.根据权利要求13所述的存储器件，其中，所述存储器件还包括：

15.根据权利要求12所述的存储器件，其中，所述纠错码电路还被配置为：

16.根据权利要求15所述的存储器件，其中，所述第一纠错码编码、所述第二纠错码编码、所述第一纠错码译码和所述第二纠错码译码是基于单2位符号纠错码而执行的。

17.根据权利要求12所述的存储器件，其中，所述输入数据包括指示对所述第一字线的访问次数的计数信息。

18.一种操作存储器件的方法，所述存储器件包括连接到多条位线和多条字线的多个存储单元，所述方法包括：

19.根据权利要求18所述的方法，所述方法还包括：

20.根据权利要求19所述的方法，其中，所述纠错码编码和所述纠错码译码是基于单2位符号纠错码而执行的。

技术总结提供了一种存储器件及其操作方法。所述存储器件包括：ECC电路，对输入数据执行ECC编码以生成写入数据；以及存储单元阵列，包括存储所述写入数据的多个存储单元。所述ECC电路包括：数据拆分器，将所述输入数据拆分成第一子数据和第二子数据；第一ECC编码器，对所述第一子数据执行ECC编码以生成第一子奇偶校验数据；第二ECC编码器，对所述第二子数据执行ECC编码以生成第二子奇偶校验数据；以及数据加扰器，基于所述存储单元阵列的结构对所述第一子数据、所述第二子数据、所述第一子奇偶校验数据和所述第二子奇偶校验数据执行数据加扰操作以生成所述写入数据。技术研发人员：姜晟默,李京虎,李明奎,金基兴,孙教民,李起准,赵诚慧,黄炯烈受保护的技术使用者：三星电子株式会社技术研发日：技术公布日：2024/7/15