芯片标识电路及存储器的制作方法

本申请涉及存储器技术，尤其涉及一种芯片标识电路及存储器。

背景技术：

1、伴随存储器技术的发展，存储器被广泛应用在多种领域，比如，动态随机存取存储器(dynamic random access memory，简称dram)的使用非常广泛。

2、实际应用中，芯片的制备大致包括设计、制造、封装等一系列操作。考虑到工艺和性能的尽可能优化，在设计阶段通常会有多次改版(revision change)，因此，需要准确识别出芯片的版本，比如，不同版本的设计方案需要采用不同的测试方案进行验证测试，故需准确知晓被测芯片的版本。

技术实现思路

1、本申请的实施例提供一种芯片标识电路及存储器。

2、根据一些实施例，本申请第一方面提供一种芯片标识电路，包括：第一电源控制电路、至少一个第二电源控制电路、至少一个传输结构和至少一个输出电路，所述第一电源控制电路和每一所述传输结构连接于第一节点，每一第二电源控制电路和对应的所述传输结构连接于该传输结构对应的第二节点，每一所述传输结构用于阻断或形成所述第一节点和该传输结构对应的第二节点之间的信号传输路径；其中，所述第一电源控制电路用于根据第一使能信号向第一节点提供第一电源电压；所述第二电源控制电路用于根据第二使能信号向对应的第二节点提供第二电源电压，所述第一电源电压和所述第二电源电压不相等；每一所述传输结构和对应一个所述输出电路连接于该传输结构对应的第二节点，所述输出电路用于根据第二节点的电位输出标识信息。

3、在一些实施例中，所述第一电源电压为供电电源电压，所述第二电源电压为接地电压。

4、在一些实施例中，所述输出电路包括：与非门和第一反相器；所述与非门的第一输入端与对应的所述第二节点连接，所述与非门的第二输入端接收第一信号，所述与非门的输出端与所述第一反相器的输入端连接，所述第一反相器用于输出所述标识信息。

5、在一些实施例中，所述第一电源控制电路的导通阻抗小于所述第二电源控制电路的导通阻抗。

6、在一些实施例中，所述第一电源控制电路包括pmos晶体管，所述第二电源控制电路包括nmos晶体管；所述pmos晶体管的漏极与所述第一节点连接，所述pmos晶体管的源极连接所述第一电源电压，所述pmos晶体管的栅极连接所述第一使能信号；所述nmos晶体管的漏极与对应的所述第二节点连接，所述nmos晶体管的源极接地所述第二电源电压，所述nmos晶体管的栅极连接所述第二使能信号；其中，所述第二使能信号和所述第一使能信号互为反相信号。

7、在一些实施例中，所述pmos晶体管的沟道长度小于所述nmos晶体管的沟道长度，所述pmos晶体管的沟道宽度大于所述nmos晶体管的沟道宽度。

8、在一些实施例中，所述芯片标识电路还包括：第二反相器；所述第二反相器的输入端连接所述第一使能信号，所述第二反相器用于输出所述第二使能信号。

9、在一些实施例中，所述第一电源控制电路包括第一传输门，所述第二电源控制电路包括第二传输门；所述第一传输门的第一端与所述第一节点连接，所述第一传输门的第二端连接所述第一电源电压，所述第一传输门的控制端连接所述第一使能信号和所述第一使能信号的反相信号；所述第二传输门的第一端与对应的所述第二节点连接，所述第二传输门的第二端连接所述第二电源电压，所述第二传输门的控制端连接所述第二使能信号和所述第二使能信号的反相信号。

10、在一些实施例中，所述输出电路包括：比较器；所述比较器的第一输入端与对应的所述第二节点连接，所述比较器的第二输入端接收参考电压，所述比较器的输出端用于输出所述标识信息；其中，所述参考电压为所述第二电源电压，或者所述参考电压介于所述第二电源电压和所述第一电源电压之间。

11、在一些实施例中，所述传输结构的信号传输路径包括：多个子信号传输路径；每个子信号传输路径的一端连接于所述第一节点，每个子信号传输路径的另一端连接于所述传输结构对应的第二节点；当任一子信号传输路径导通时，所述传输结构的信号传输路径形成；当所有子信号传输路径断开时，所述信号传输路径被阻断。

12、在一些实施例中，所述传输结构包括：多个金属层，每一金属层包括每个子信号传输路径对应的路径节点；每个子信号传输路径对应的路径节点中：对于位于同一金属层的路径节点，若所述路径节点之间通过互连线连接，则所述路径节点之间连通，否则，所述路径节点之间断开；对于位于不同金属层的路径节点，若所述路径节点之间通过过孔连接，则所述路径节点之间连通，否则，所述路径节点之间断开；针对每个子信号传输路径，若该子信号传输路径对应的所有相邻路径节点之间连通，则所述子信号传输路径导通；若该子信号传输路径对应的任意相邻路径节点之间断开，则所述子信号传输路径断开。

13、在一些实施例中，所述第一电源控制电路与所述至少一个传输结构一一对应；每一第一电源控制电路和对应的传输结构连接于该传输结构对应的第一节点。

14、根据一些实施例，本申请第二方面提供一种存储器，包括：如前任一示例的芯片标识电路。

15、本申请实施例提供的芯片标识电路及存储器中，包括第一电源控制电路和每一传输结构连接于第一节点，每一第二电源控制电路和对应的传输结构连接于对应的第二节点，第一电源控制电路向第一节点提供第一电源电压，第二电源控制电路向对应的第二节点提供不同于第一电源电压的第二电源电压，传输结构通过阻断或形成第一节点和对应的第二节点之间的信号传输路径使得第二节点处于不同的电位，输出电路根据第二节点的电位输出对应的标识信息。本方案中，能够通过设计传输结构处于不同状态，来改变第二节点处的电位情况，从而输出对应的标识信息来标识芯片版本，并且本方案的电路结构简化，可以有效降低成本。

技术特征：

1.一种芯片标识电路，其特征在于，包括：第一电源控制电路、至少一个第二电源控制电路、至少一个传输结构和至少一个输出电路，所述第一电源控制电路和每一所述传输结构连接于第一节点，每一第二电源控制电路和对应的所述传输结构连接于该传输结构对应的第二节点，每一所述传输结构用于阻断或形成所述第一节点和该传输结构对应的第二节点之间的信号传输路径；其中，

2.根据权利要求1所述的电路，其特征在于，所述第一电源电压为供电电源电压，所述第二电源电压为接地电压。

3.根据权利要求2所述的电路，其特征在于，所述输出电路包括：与非门和第一反相器；

4.根据权利要求2所述的电路，其特征在于，所述第一电源控制电路的导通阻抗小于所述第二电源控制电路的导通阻抗。

5.根据权利要求4所述的电路，其特征在于，所述第一电源控制电路包括pmos晶体管，所述第二电源控制电路包括nmos晶体管；

6.根据权利要求5所述的电路，其特征在于，所述pmos晶体管的沟道长度小于所述nmos晶体管的沟道长度，所述pmos晶体管的沟道宽度大于所述nmos晶体管的沟道宽度。

7.根据权利要求5所述的电路，其特征在于，所述芯片标识电路还包括：第二反相器；

8.根据权利要求1所述的电路，其特征在于，所述第一电源控制电路包括第一传输门，所述第二电源控制电路包括第二传输门；

9.根据权利要求1所述的电路，其特征在于，所述输出电路包括：比较器；

10.根据权利要求1所述的电路，其特征在于，所述传输结构的信号传输路径包括：多个子信号传输路径；每个子信号传输路径的一端连接于所述第一节点，每个子信号传输路径的另一端连接于所述传输结构对应的第二节点；

11.根据权利要求10所述的电路，其特征在于，所述传输结构包括：多个金属层，每一金属层包括每个子信号传输路径对应的路径节点；

12.根据权利要求1-10任一项所述的电路，其特征在于，所述第一电源控制电路与所述至少一个传输结构一一对应；

13.一种存储器，其特征在于，包括：如权利要求1-12任一项所述的芯片标识电路。

技术总结本申请提供一种芯片标识电路及存储器，包括：第一电源控制电路、至少一个第二电源控制电路、至少一个传输结构和至少一个输出电路，第一电源控制电路和每一传输结构连接于第一节点，每一第二电源控制电路和对应的传输结构连接于该传输结构对应的第二节点，每一传输结构用于阻断或形成第一节点和该传输结构对应的第二节点之间的信号传输路径；其中，第一电源控制电路向第一节点提供第一电源电压；第二电源控制电路向对应的第二节点提供第二电源电压，第一电源电压和第二电源电压不相等；每一传输结构和对应一个输出电路连接于该传输结构对应的第二节点，输出电路用于根据第二节点的电位输出标识信息。本方案能够标识芯片版本。技术研发人员：王佳受保护的技术使用者：长鑫存储技术有限公司技术研发日：技术公布日：2024/7/15