快闪存储器控制器、快闪存储器装置及快闪存储器装置的方法与流程

本发明有关于一种快闪存储器控制机制，尤指一种快闪存储器控制器、快闪存储器装置及相应的方法。

背景技术：

1、一般而言，传统的快闪存储器控制器在进入一除错模式时会控制其硬体元件产生一编程失败测试(program failure test)、一缓冲编程失败测试(cache program failuretest)或一擦除失败测试(erase failure test)的除错资讯，并接着控制其固件元件检查该除错资讯以便执行一错误处理操作(error handle operation)，也就是说，除错资讯的产生及检查的过程仅由现有的快闪存储器控制器自行处理，并不涉及外接于现有快闪存储器控制器的一快闪存储器装置，这样的测试结果会是不可靠的。

技术实现思路

1、因此本发明的目的之一在于提供一种快闪存储器控制器、快闪存储器装置及相应的方法，以解决上述的问题。

2、根据本发明的实施例，揭露了一种用于储存装置中并通过特定的通信接口耦接到储存装置的快闪存储器控制器的快闪存储器装置。快闪存储器装置包括输入/输出控制电路、命令暂存器、地址暂存器、储存单元阵列、至少一个地址解码器、状态暂存器、电压产生器和具有除错电路的控制电路。输入/输出控制电路通过特定的通信接口耦接到快闪存储器控制器。命令暂存器耦接于输入/输出控制电路，并用以缓冲快闪存储器控制器所传来的输入/输出控制电路所传送的命令资讯。地址暂存器耦接于输入/输出控制电路，并用以缓冲从快闪存储器控制器所传送并通过输入/输出控制电路的地址资讯。储存单元阵列至少具有第一平面以及不同于第一平面的第二平面。至少一地址解码器耦接至储存单元阵列。状态暂存器耦接于输入/输出控制电路。电压产生器耦接至储存单元阵列。控制电路耦接于逻辑控制电路、储存单元阵列、地址暂存器、命令暂存器与状态暂存器，并用以自动产生快闪存储器控制器所传送的一存取命令信号的一存取操作的除错资讯、将产生的除错资讯传送到状态暂存器以及控制状态暂存器通过输入/输出控制电路和特定的通信接口将除错资讯从快闪存储器装置传送到快闪存储器控制器，而不控制电压产生器使储存单元阵列产生存取失败错误。该存取操作为编程操作、缓冲编程操作或擦除操作；除错资讯与模拟的编程失败、模拟的缓冲编程失败或模拟的擦除失败有相关联，而除错电路不控制储存单元阵列产生编程失败错误、缓冲编程失败错误或擦除失败错误。

3、根据本发明的实施例，揭露了一种用于储存装置中并通过特定的通信接口耦接到储存装置的快闪存储器控制器的快闪存储器装置的方法。该方法包括：提供输入/输出控制电路，通过特定的通信接口耦接到快闪存储器控制器；提供一命令暂存器，耦接输入/输出控制电路，用以缓冲快闪存储器控制器所传送并通过输入/输出控制电路的命令资讯；提供一地址暂存器，耦接输入/输出控制电路，用以缓冲快闪存储器控制器传送至输入/输出控制电路的地址资讯；提供一储存单元阵列，至少具有一第一平面以及一不同于第一平面的第二平面；提供至少一地址解码器，耦接至储存单元阵列；提供一状态暂存器，耦接至输入/输出控制电路；提供电压产生器，耦接至储存单元阵列；利用除错电路自动产生快闪存储器控制器发送的存取命令信号的存取操作的除错资讯，不控制电压产生器使储存单元阵列产生存取失败错误；以及将产生的除错资讯传送至状态暂存器，并控制状态暂存器通过输入/输出控制电路和特定的通信接口将除错资讯从快闪存储器装置传送至快闪存储器控制器。存取操作为编程操作、缓冲编程操作或擦除操作；除错资讯与模拟的编程失败、模拟的缓冲编程失败或模拟的擦除失败有相关联，除错电路不控制储存单元阵列产生编程失败错误、缓冲编程失败错误或擦除失败错误。

4、根据本发明的实施例，揭露了一种用于储存装置中并通过特定的通信接口耦接到储存装置的快闪存储器装置的快闪存储器控制器。该快闪存储器控制器包括输入/输出电路和处理器。输入/输出电路通过特定的通信接口耦接至快闪存储器装置，并用以在快闪存储器装置与处理器之间传送命令与数据。处理器耦接于输入/输出电路，并用以控制输入/输出电路通过特定的通信接口传送一注入除错资讯的设置特征信号至快闪存储器装置，以配置快闪存储器装置的除错电路的操作，令该除错电路自动产生从该快闪存储器控制器所发送的一存取命令信号的一存取操作的除错资讯、将产生的除错资讯从快闪存储器装置通过输入/输出控制电路以及特定的通信接口传送至快闪存储器控制器，而不控制快闪存储器装置的储存单元阵列产生存取失败错误。存取操作为编程操作、缓冲编程操作或擦除操作；除错资讯与模拟的编程失败、模拟的缓冲编程失败或模拟的擦除失败有相关联，除错电路不控制储存单元阵列产生编程失败错误、缓冲编程失败错误或擦除失败错误。

5、根据本发明的实施例，揭露了一种用于储存装置中并通过特定的通信接口耦接到储存装置的快闪存储器控制器的快闪存储器装置。快闪存储器装置包括输入/输出控制电路、命令暂存器、地址暂存器、储存单元阵列、至少一个地址解码器、状态暂存器、电压产生器和具有除错电路的控制电路。输入/输出控制电路通过特定的通信接口耦接到快闪存储器控制器。命令暂存器耦接输入/输出控制电路，并用以缓冲快闪存储器控制器所传来并通过输入/输出控制电路所传送的命令资讯。地址暂存器耦接于输入/输出控制电路，并用以缓冲快闪存储器控制器所传来并通过输入/输出控制电路所传送的地址资讯。储存单元阵列至少具有第一平面以及不同于第一平面的第二平面。至少一地址解码器耦接至储存单元阵列。状态暂存器耦接于输入/输出控制电路。电压产生器耦接至储存单元阵列。控制电路耦接于逻辑控制电路、储存单元阵列、地址暂存器、命令暂存器与状态暂存器，并用以自动产生快闪存储器所传送的一存取命令信号的一存取操作的除错资讯、将产生的除错资讯传送到状态暂存器以及并控制状态暂存器将快闪存储器装置的除错资讯通过输入/输出控制电路和特定的通信接口传送到快闪存储器控制器，并且实际控制电压产生器使储存单元阵列产生存取失败错误。存取操作为编程操作、缓冲编程操作或擦除操作；除错资讯与真正的编程失败、真正的缓冲编程失败或真正的擦除失败有相关联，并且除错电路会控制储存单元阵列产生编程失败错误、缓冲编程失败错误或擦除失败错误。

6、根据本发明的实施例，揭露了一种用于储存装置中并通过特定的通信接口耦接到储存装置的快闪存储器控制器的快闪存储器装置的方法。该方法包括：提供输入/输出控制电路，通过特定的通信接口耦接到快闪存储器控制器；提供一命令暂存器，耦接于输入/输出控制电路，以缓冲快闪存储器控制器所传送并通过输入/输出控制电路的命令资讯；提供一地址暂存器，耦接于输入/输出控制电路，以缓冲快闪存储器控制器所传送并通过输入/输出控制电路的地址资讯；提供一储存单元阵列，至少具有一第一平面以及一不同于第一平面的第二平面；提供至少一地址解码器，耦接至储存单元阵列；提供一状态暂存器，耦接至输入/输出控制电路；提供电压产生器，耦接至储存单元阵列；利用除错电路自动产生快闪存储器控制器所发送的一存取命令信号的一存取操作的除错资讯，实际控制电压产生器使储存单元阵列产生存取失败的错误；将产生的除错资讯传送至状态暂存器，并控制状态暂存器通过输入/输出控制电路和特定的通信接口将除错资讯从快闪存储器装置传送至快闪存储器控制器；该存取操作为编程操作、缓冲编程操作或擦除操作；除错资讯与真正的编程失败、真正的缓冲编程失败或真正的擦除失败有相关联，并且除错电路会控制储存单元阵列产生编程失败错误、缓冲编程失败错误或擦除失败错误。

7、根据本发明的实施例，揭露了一种用于储存装置中并通过特定的通信接口耦接到储存装置的快闪存储器装置的快闪存储器控制器。该快闪存储器控制器包括输入/输出电路和处理器。输入/输出电路通过特定的通信接口耦接至快闪存储器装置，并用以在快闪存储器装置与处理器之间传送命令与数据。处理器耦接于输入/输出电路，并用以控制输入/输出电路通过特定的通信接口传送一注入错误资讯的设置特征信号至快闪存储器装置，以配置快闪存储器装置的除错电路的操作，使除错电路自动产生快闪存储器控制器所发送的一存取命令信号的一存取操作的除错资讯、将产生的除错资讯从快闪存储器装置通过输入/输出控制电路以及特定的通信接口传送至快闪存储器控制器以及实际控制快闪存储器装置的储存单元阵列产生存取失败的错误。存取操作为编程操作、缓冲编程操作或擦除操作；除错资讯与真正的编程失败、真正的缓冲编程失败或真正的擦除失败有相关联，并且除错电路会控制储存单元阵列产生编程失败错误、缓冲编程失败错误或擦除失败错误。

8、根据本发明的实施例，揭露了一种用于储存装置中并通过特定的通信接口连接到储存装置的快闪存储器控制器的快闪存储器装置。快闪存储器装置包括输入/输出控制电路、命令暂存器、地址暂存器、储存单元阵列、至少一个地址解码器、状态暂存器、电压产生器和具有除错电路的控制电路。输入/输出控制电路通过特定的通信接口耦接到快闪存储器控制器。命令暂存器耦接于输入/输出控制电路，并用以缓冲快闪存储器控制器所传来并通过输入/输出控制电路所传送的命令资讯。地址暂存器耦接于输入/输出控制电路，并用以缓冲快闪存储器控制器所传送并通过输入/输出控制电路的地址资讯。储存单元阵列至少具有第一平面以及不同于第一平面的第二平面。至少一地址解码器耦接至储存单元阵列。状态暂存器耦接于输入/输出控制电路。电压产生器耦接至储存单元阵列。控制电路耦接于逻辑控制电路、储存单元阵列、地址暂存器、命令暂存器及状态暂存器，并用以因应于接收到从快闪存储器控制器所传送的一注入除错资讯的命令信号来自动产生一存取操作的除错资讯、将产生的除错资讯传送到状态暂存器以及控制状态暂存器通过输入/输出控制电路和特定的通信接口将快闪存储器装置的除错资讯传送到快闪存储器控制器，而不控制电压产生器使储存单元阵列产生存取失败错误。存取操作为编程操作、缓冲编程操作或擦除操作；除错资讯与模拟的编程失败、模拟的缓冲编程失败或模拟的擦除失败有相关联，除错电路不会控制储存单元阵列产生编程失败错误、缓冲编程失败错误或擦除失败错误。

9、根据本发明的实施例，揭露了一种用于储存装置中并通过特定的通信接口耦接到储存装置的快闪存储器控制器的快闪存储器装置的方法。该方法包括：提供输入/输出控制电路，通过特定的通信接口耦接到快闪存储器控制器；提供一命令暂存器，耦接输入/输出控制电路，用以缓冲快闪存储器控制器所传送并通过输入/输出控制电路的命令资讯；提供一地址暂存器，耦接输入/输出控制电路，用以缓冲快闪存储器控制器所传送并通过输入/输出控制电路的地址资讯；提供一储存单元阵列，至少具有一第一平面以及一不同于第一平面的第二平面；提供至少一地址解码器，耦接至储存单元阵列；提供一状态暂存器，耦接至输入/输出控制电路；提供电压产生器，耦接至储存单元阵列；使用一除错电路以因应于接收到快闪存储器控制器所发送的一注入除错资讯的命令信号来自动产生存取操作的除错资讯，而不控制电压产生器使储存单元阵列产生存取失败错误；将产生的除错资讯传送至状态暂存器，并控制状态暂存器通过输入/输出控制电路和特定的通信接口将除错资讯从快闪存储器装置传送至快闪存储器控制器；存取操作为编程操作、缓冲编程操作或擦除操作；除错资讯与模拟的编程失败、模拟的缓冲编程失败或模拟的擦除失败相关联，除错电路不控制储存单元阵列产生编程失败错误、缓冲编程失败错误或擦除失败错误。

10、根据本发明的实施例，揭露了一种用于储存装置中并通过特定的通信接口耦接到储存装置的快闪存储器装置的快闪存储器控制器。该快闪存储器控制器包括输入/输出电路和处理器。输入/输出电路通过特定的通信接口耦接至快闪存储器装置，并用以在快闪存储器装置与处理器之间传送命令与数据。处理器耦接输入/输出电路，并用以控制输入/输出电路通过特定的通信接口发出一注入除错资讯的命令信号至快闪存储器装置，使除错电路用以因应于接收到从快闪存储器控制器所发送的一注入除错资讯的命令信号来自动产生存取操作的除错资讯、用以将产生的除错资讯从快闪存储器装置通过输入/输出控制电路和特定的通信接口传送到快闪存储器控制器而不控制一快闪存储器装置的储存单元阵列产生存取失败错误。存取操作为编程操作、缓冲编程操作或擦除操作；除错资讯与模拟的编程失败、模拟的缓冲编程失败或模拟的擦除失败有相关联，除错电路不控制储存单元阵列产生编程失败错误、缓冲编程失败错误或擦除失败错误。

11、根据本发明的实施例，揭露了一种用于储存装置中并通过特定的通信接口耦接到储存装置的快闪存储器控制器的快闪存储器装置。快闪存储器装置包括输入/输出控制电路、命令暂存器、地址暂存器、储存单元阵列、至少一个地址解码器、状态暂存器、电压产生器和具有除错电路的控制电路。输入/输出控制电路通过特定的通信接口耦接到快闪存储器控制器。命令暂存器耦接输入/输出控制电路，并用以缓冲快闪存储器控制器所传来并通过输入/输出控制电路所传送的命令资讯。地址暂存器耦接输入/输出控制电路，并用以缓冲快闪存储器控制器所传送并通过输入/输出控制电路的地址资讯。储存单元阵列至少具有第一平面以及不同于第一平面的第二平面。至少一地址解码器耦接至储存单元阵列。状态暂存器耦接输入/输出控制电路。电压产生器耦接至储存单元阵列。控制电路耦接逻辑控制电路、储存单元阵列、地址暂存器、命令暂存器与状态暂存器，并用以因应于接收到快闪存储器控制器发出的一注入错误资讯的命令信号来自动产生存取操作的除错资讯、将产生的除错资讯传送到状态暂存器并控制状态暂存器通过输入/输出控制电路和特定的通信接口将快闪存储器装置的除错资讯传送到快闪存储器控制器，并且实际控制电压产生器使储存单元阵列产生存取失败的错误。存取操作为编程操作、缓冲编程操作或擦除操作；除错资讯与真正的编程失败、真正的缓冲编程失败或真正的擦除失败相关联，并且除错电路会控制储存单元阵列产生编程失败错误、缓冲编程失败错误或擦除失败错误。

12、根据本发明的实施例，揭露了一种用于储存装置中并通过特定的通信接口耦接到储存装置的快闪存储器控制器的快闪存储器装置的方法。该方法包括：提供输入/输出控制电路，通过特定的通信接口耦接到快闪存储器控制器；提供一命令暂存器，耦接输入/输出控制电路，用以缓冲快闪存储器控制器所传送并通过输入/输出控制电路的命令资讯；提供一地址暂存器，耦接输入/输出控制电路，用以缓冲快闪存储器控制器所传送并通过输入/输出控制电路的地址资讯；提供一储存单元阵列，至少具有一第一平面以及一不同于第一平面的第二平面；提供至少一地址解码器，耦接至储存单元阵列；提供一状态暂存器，耦接至输入/输出控制电路；提供电压产生器，耦接至储存单元阵列；除错电路因应于接收到快闪存储器控制器所发送的一注入错误资讯的命令信号来自动产生一存取操作的除错资讯，并且实际地控制电压产生器使储存单元阵列产生存取失败的错误；将产生的除错资讯传送至状态暂存器，并控制状态暂存器通过输入/输出控制电路和特定的通信接口将除错资讯从快闪存储器装置传送至快闪存储器控制器；存取操作为编程操作、缓冲编程操作或擦除操作；除错资讯与真正的编程失败、真正的缓冲编程失败或真正的擦除失败相关联，并且除错电路会控制储存单元阵列产生编程失败错误、缓冲编程失败错误或擦除失败错误。

13、根据本发明的实施例，揭露了一种用于储存装置中并通过特定的通信接口耦接到储存装置的快闪存储器装置的快闪存储器控制器。该快闪存储器控制器包括输入/输出电路和处理器。输入/输出电路通过特定的通信接口耦接至快闪存储器装置，用以在快闪存储器装置与处理器之间传送命令与数据。处理器耦接输入/输出电路，用以控制输入/输出电路通过特定的通信接口一发出注入错误的命令信号至快闪存储器装置，使除错电路因应于接收到快闪存储器控制器所发送的一注入错误资讯的命令信号来自动产生一存取操作的除错资讯、用以将快闪存储器装置产生的除错资讯通过输入/输出控制电路和特定的通信接口传送至快闪存储器控制器以实际控制快闪存储器装置的储存单元阵列产生存取失败的错误。存取操作为编程操作、缓冲编程操作或擦除操作；除错资讯与真正的编程失败、真正的缓冲编程失败或真正的擦除失败相关联，并且除错电路控制储存单元阵列产生编程失败错误、缓冲编程失败错误或擦除失败错误。