地址比较电路以及存储系统的制作方法

本公开实施例涉及半导体，特别涉及一种地址比较电路以及存储系统。

背景技术：

1、存储系统通常被提供为计算机或其他电子系统中的内部半导体集成电路。目前存在多种不同类型的存储系统，包含例如随机存取存储器(ram)、只读存储器(rom)、动态随机存储器(dram)、同步动态随机存取存储器(sdram)、电阻式随机存取存储器(rram)、双倍速率存储器(ddr)、低功率双倍数据速率存储器(lpddr)、相变存储器(pcm)和快闪存储器。

2、存储系统中包括地址比较电路，该地址比较电路可用于比较基于行地址信息解码得到的行地址与存储于寄存器内的地址是否一致。

3、然而，目前的存储系统存在地址比较电路复杂，导致地址比较传输延时较大的问题。

技术实现思路

1、本公开实施例提供一种地址比较电路以及存储系统，至少有利于降低地址比较电路的复杂度，减小地址比较带来的传输延时。

2、根据本公开一些实施例中，本公开实施例一方面提供一种地址比较电路，复位电路，具有反馈节点，被配置为，接收控制命令，并响应于有效的所述控制命令，在接收到有效的激活命令之前将所述反馈节点的电平调整为第一电平；检测电路，连接在所述反馈节点与地端之间，被配置为，在所述控制命令有效期间，接收并比较第一地址以及第二地址，并基于所述第一地址与所述第二地址的比较结果，选择是否导通所述反馈节点与所述地端之间的传输路径，所述第一地址包括n-bit第一数据，所述第二地址包括n-bit第二数据；其中，若所述第一地址与所述第二地址一致，则所述传输路径导通，以使所述反馈节点的电平调整为第二电平，所述第二电平的电平值小于所述第一电平的电平值；若所述第一地址与所述第二地址不一致，则所述传输路径截止，以使所述反馈节点的电平保持为第一电平；所述检测电路包括：m个检测模块以及m个所述反馈节点，每一所述反馈节点与一所述检测模块相对应，每一所述检测模块接收所述第一地址中的至少一位所述第一数据，且每一所述检测模块均连接在相应的所述反馈节点与所述地端之间；每一所述检测模块被配置为，接收所述至少一位所述第一数据以及相应的所述第二数据，并比较所述第一数据与所述第二数据，若所述第一数据与所述第二数据相同，则相应的所述反馈节点与所述地端之间的传输路径导通，若所述第一数据与所述第二数据不同，则相应的所述反馈节点与所述地端之间的所述传输路径截止；其中，1≤m≤n。

3、在一些实施例中，m个所述检测模块中包括至少一个第一检测模块，所述第一检测模块接收一位所述第一数据以及相应的所述第二数据；其中，每一所述第一检测模块包括：第一比较电路，连接在所述反馈节点与所述地端之间，被配置为，接收一位所述第一数据以及第二数据，且接收一位第一反码数据以及一位第二反码数据，若所述第一数据与所述第二数据相同，则所述第一比较电路导通，若所述第一数据与所述第二数据不同，则所述第一比较电路截止；其中，所述第一反码数据为所述第一数据的反码，所述第二反码数据为所述第二数据的反码。

4、在一些实施例中，所述第一比较电路包括：第一nmos管，漏极连接所述反馈节点，栅极接收所述第一数据；第二nmos管，漏极连接所述第一nmos管的源极，栅极接收所述第二数据，源极连接所述地端；第三nmos管，漏极连接所述反馈节点，栅极接收所述第一反码数据；第四nmos管，漏极连接所述第三nmos管的源极，栅极接收所述第二反码数据，源极连接所述地端。

5、在一些实施例中，m个所述检测模块中包括至少一个第二检测模块，所述第二检测模块接收至少两位所述第一数据以及相应的所述第二数据；其中，每一所述第二检测模块包括：至少两个第二比较电路，相邻的所述第二比较电路通过内部节点连接，且不同的所述第二比较电路串联在所述反馈节点与地端之间，每一所述第二比较电路被配置为，接收一位所述第一数据以及相应的所述第二数据，并接收第一反码数据以及第二反码数据，若接收的所述第一数据与所述第二数据相同，则所述第二比较电路导通，若接收的所述第一数据与所述第二数据不同，则所述第二比较电路截止其中，每一所述第二比较电路中，所述第一反码数据为所述第一数据的反码，所述第二反码数据为所述第二数据的反码。

6、在一些实施例中，所述第二比较电路包括：第五nmos管，漏极连接所述反馈节点或者一所述内部节点，栅极接收所述第一数据；第六nmos管，漏极连接所述第五nmos管的源极，栅极接收所述第二数据，源极连接所述地端或者另一所述内部节点；第七nmos管，漏极连接所述第五nmos管的漏极，栅极接收所述第一反码数据；第八nmos管，漏极连接所述第七nmos管的源极，栅极接收所述第二反码数据，源极连接所述第六nmos管的源极。

7、在一些实施例中，所述检测电路还包括：处理电路，具有第一节点和第二节点，所述处理电路接收所述第二数据，并通过所述第一节点输出所述第二数据，所述第二节点输出所述第二反码数据。

8、在一些实施例中，所述处理电路包括：第一触发器，所述第一触发器的输入端接收所述第二数据，所述第一触发器的q输出端作为所述第一节点，qn输出端作为所述第二节点。

9、在一些实施例中，每一所述检测模块均具有接地端；所述检测电路还包括：开关模块，连接在每一所述检测模块的所述接地端与所述地端之间，被配置为，响应于有效的所述激活命令导通，以使所述接地端与所述地端之间导通，若所述激活命令无效，则所述开关模块截止以使所述接地端与所述地端之间断开。

10、在一些实施例中，所述开关模块包括：第九nmos管，所述第九nmos管的栅极接收所述激活命令，漏极连接所述接地端，源极连接所述地端。

11、在一些实施例中，所述复位电路包括：控制模块，被配置为，响应于所述激活命令以及所述控制命令，并输出控制信号；上拉模块，连接在工作电源与所述反馈节点之间，被配置为，在所述控制命令有效且激活命令无效期间，所述上拉模块响应于所述控制信号导通以使所述工作电源与所述反馈节点连接，在所述控制命令无效期间，所述上拉模块响应于所述控制信号截止。

12、在一些实施例中，所述控制模块包括：第二触发器，所述第二触发器接收所述控制命令，并响应于时钟信号，从qn输出端输出所述控制命令的反相信号；第一反相器，输入端连接所述第二触发器的qn输出端；第一与非门，一输入端连接所述第一反相器的输出端，另一输入端接收所述激活命令的反相信号，输出端输出所述控制信号。

13、在一些实施例中，所述上拉模块包括：第一pmos管，栅极接收所述控制信号，源极连接所述工作电源，漏极连接所述反馈节点，其中，所述第一pmos管的数量与所述反馈节点的数量相同，且每一所述第一pmos管的漏极连接一所述反馈节点。

14、在一些实施例中，所述反馈节点的数量为m个；所述地址比较电路还包括：监测电路，连接m个所述反馈节点，且具有监测节点，所述监测电路被配置为，若m个所述反馈节点与所述地端之间的传输路径均导通，则所述监测节点的监测数据为0，若m个所述反馈节点中至少一个所述反馈节点与所述地端之间的所述传输路径未导通，则所述监测节点的监测数据为1。

15、在一些实施例中，所述监测电路包括：第一运算电路，连接m个所述反馈节点，被配置为，若m个所述反馈节点与所述地端之间的传输路径均导通，则通过第一输出端输出1，若m个所述反馈节点中至少一个所述反馈节点与所述地端之间的所述传输路径未导通，则通过所述第一输出端输出0；第二运算电路，连接所述第一输出端，并响应于有效的所述激活命令以及有效的所述控制命令，对接收到的信号进行反相处理，并通过所述监测节点输出所述监测数据。

16、在一些实施例中，所述第一运算电路包括第一或非门。

17、在一些实施例中，所述第二运算电路包括：第二与非门，所述第二与非门的两个输入端分别接收所述激活命令以及所述控制命令，另一输入端连接所述第一输出端，所述与非门的输出端作为所述监测节点。

18、在一些实施例中，所述第二运算电路还包括：第二pmos管，源极连接工作电源，漏极连接所述第一输出端，栅极连接所述监测节点。

19、在一些实施例中，所述地址比较电路还包括：第二或非门，所述第二或非门的一输入端连接所述监测节点，另一输入端接收测试模式信号；第二反相器，所述第二反相器的输入端连接所述第二或非门的输出端，所述第二反相器的输出端输出测试采样信号。

20、根据本公开一些实施例中，本公开实施例另一方面提供一种存储系统，包括上述任一实施例提供的地址比较电路。

21、本公开实施例提供的技术方案至少具有以下优点：

22、本公开实施例提供的地址比较电路包括复位电路和检测电路，复位电路用于响应于有效的控制命令，在接收到有效的激活命令前将反馈节点的电平复位为第一电平；检测电路用于检测第一地址和第二地址是否一致，若第一地址与第二地址一致，则反馈节点与地端之间的传输路径被导通，以使得反馈节点的电平从第一电平被拉低为第二电平，若第一地址第二地址不一致，则反馈节点与地端之间的传输路径截止，反馈节点的电平维持在第一电平。因此，通过在地址比较阶段监测反馈节点的电平水平，可以获知第一地址与第二地址是否一致。上述地址比较电路的电路结构简单，不仅可以降低电路占用的面积，且还可以减少地址比较电路的传输延时，提升地址比较效率，且减小功耗。