存储器系统中的地址故障检测的制作方法

公开了用于在存储器系统中执行地址故障检测的各种机制。

背景技术：

1、非易失性存储器单元在本领域中是熟知的。图1中示出了一种现有技术的非易失性分裂栅存储器单元10，该非易失性分裂栅存储器单元包含五个端子。存储器单元10包括第一导电类型(诸如p型)的半导体衬底12。衬底12具有表面，在该表面上形成第二导电类型(诸如n型)的第一区14(也称为源极线sl)。同样属于n型的第二区16(也称为漏极线)形成在衬底12的该表面上。第一区14和第二区16之间是沟道区18。位线bl 20连接至第二区16。字线wl 22被定位在沟道区18的第一部分上方并且与其绝缘。字线22几乎不与或完全不与第二区16重叠。浮栅fg 24在沟道区18的另一部分上方。浮栅24与该另一部分绝缘，并且与字线22相邻。浮栅24还与第一区14相邻。浮栅24可与第一区14重叠以提供从第一区14到浮栅24中的耦合。耦合栅cg(也称为控制栅)26位于浮栅24上方并且与其绝缘。擦除栅eg28在第一区14上方并且与浮栅24和耦合栅26相邻，并且与该浮栅和该耦合栅绝缘。浮栅24的顶角可指向t形擦除栅28的内角以增强擦除效率。擦除栅28也与第一区14绝缘。存储器单元10在美国专利7,868,375号中进行了更具体的描述，该专利的公开内容全文以引用方式并入本文中。

2、现有技术非易失性存储器单元10的擦除和编程的一个示例性操作如下。通过福勒-诺德海姆隧穿机制(fowler-nordheim tunneling mechanism)对存储器单元10进行擦除，方法是在擦除栅28上施加高电压，使其他端子等于零伏。电子从浮栅24隧穿到擦除栅28中，导致浮栅24带正电，从而导通处于读取状态的单元10。所得的单元擦除状态被称为″1″状态。

3、通过源极侧热电子编程机制对存储器单元10进行编程，方法是在耦合栅26上施加高电压，在源极线14上施加高电压，在擦除栅28上施加中等电压，以及在位线20上施加编程电流。流经字线22与浮栅24之间的间隙的一部分电子获得足够的能量而注入浮栅24之中，导致浮栅24带负电，从而关断处于读取状态的单元10。所得的单元编程状态被称为″0″状态。

4、以如下方式在电流感测模式中读取存储器单元10：在位线20上施加偏置电压，在字线22上施加偏置电压，在耦合栅26上施加偏置电压，在擦除栅28上施加偏置电压或零电压，并且在源极线14上施加地电位(即零电压)。对于擦除状态而言，存在从位线20流向源极线14的单元电流，而对于编程状态而言，存在从位线20流向源极线14的不显著单元电流或零单元电流。或者，可以反向电流感测模式读取存储器单元10，在该模式中，位线20接地，并且在源极线24上施加偏置电压。在该模式中，电流反转方向，从源极线14流向位线20。

5、或者，可以如下方式在电压感测模式中读取存储器单元10：在位线20上施加偏置电流(接地)，在字线22上施加偏置电压，在耦合栅26上施加偏置电压，在擦除栅28上施加偏置电压，并且在源极线14上施加偏置电压。对于擦除状态而言，位线20上存在单元输出电压(显著地>0v)，而对于编程状态而言，位线20上存在不显著或接近零的输出电压。或者，可以反向电压感测模式读取存储器单元10，在该模式中，位线20被偏置在偏置电压处，并且在源极线14上施加偏置电流(接地)。在该模式中，存储器单元10输出电压位于源极线14上而非位于位线20上。

6、在现有技术中，将正电压或零电压的各种组合施加到字线22、耦合栅26和浮栅24以执行读取、编程和擦除操作。

7、响应于读取、擦除或编程命令，逻辑电路270(未示出)使各种电压以及时且干扰最低的方式供应至选择的存储器单元10和任何未选择的存储器单元10两者的各个部分。

8、对于所选择和未选择的存储器单元10，施加的电压和电流如下。如下文所用，使用以下缩写：源极线或第一区14(sl)、位线20(bl)、字线22(wl)和耦合栅26(cg)。

9、表1：使用正电压进行读取、擦除和编程的存储器单元10的操作

10、

11、 sl sl-未选 读取 0v 0v-flt 擦除 0v 0v 编程 4.5v-5v 0v-1v/flt

12、在2016年6月7日发布的以引用方式并入的美国专利9,361,995号中，可在读取、编程和/或擦除操作期间，将负电压施加到字线22和/或耦合栅26。在该示例中，施加到选择的和未选择的存储器单元10的电压和电流如下。

13、表2：使用负电压进行读取和/或编程的存储器单元10的操作

14、

15、 sl sl-未选 读取 0v 0v-flt 擦除 0v 0v 编程 4.5v-5v 0v-1v/flt

16、在以上提及的另一个示例中，当在读取、擦除和编程操作期间未选择存储器单元10时，可将负电压施加到字线22，并且可在擦除操作期间将负电压施加到耦合栅26，使得以下电压被施加：

17、表3：使用负电压进行擦除的存储器单元10的操作

18、

19、 sl sl-未选 读取 0v 0-flt 擦除 0v 0v 编程 4.5v-5v 0v-1v/flt

20、上述cginh信号为抑制信号，该抑制信号被施加到未选择的单元的耦合栅26，该未选择的单元与选择的单元共享擦除栅28。

21、图2描绘了另一个现有技术是非易失性分裂栅极存储器单元210的示例。与存储器单元10一样，存储器单元210包括衬底12、第一区(源极线)14、第二区16、沟道区18、位线20、字线22、浮栅24和擦除栅28。与存储器单元10不同，存储器单元210不包含耦合栅，而是仅包含四个端子：位线20、字线22、擦除栅28和源极线14。这显著降低了操作这种存储器单元阵列所需的电路(诸如解码器电路)的复杂性。

22、擦除操作(通过擦除栅进行擦除)和读取操作与图1的操作类似，不同的是不存在控制栅偏置。编程操作也在无控制栅偏置的情况下完成，因此源极线上的编程电压更高以对缺少控制栅偏置进行补偿。

23、表4描绘了可施加到四个端子以用于执行读取、擦除和编程操作的典型电压范围：

24、表4：存储器单元210的操作

25、

26、图3描绘了另一个现有技术是非易失性分裂栅极存储器单元310的示例。与存储器单元10一样，存储器单元310包括衬底12、第一区(源极线)14、第二区16、沟道区18、位线20、和浮栅24、和擦除栅28。与存储器单元10不同，存储器单元310不包含耦合栅或擦除栅。另外，字线322替换字线22并且具有与字线22不同的物理形状，如图所示。

27、现有技术非易失性存储器单元310的擦除和编程的一个示例性操作如下。通过福勒-诺德海姆隧穿机制对单元310进行擦除，方法是在字线322上施加高电压，并且位线和源极线的电压为零伏。电子从浮栅24隧穿到字线322中，使得浮栅24带正电，从而在读取条件下导通单元310。所得的单元擦除状态被称为″1″状态。通过源极侧热电子编程机制对单元310进行编程，方法是在源极线14上施加高电压，在字线322上施加低电压，以及在位线320上施加编程电流。流过字线322与浮栅24之间的间隙的电子的一部分获得足够的能量以注入到浮栅24中，使得浮栅24带负电，从而在读取条件下关断单元310。所得的单元编程状态被称为″0″状态。

28、可用于存储器单元310中的读取、编程、擦除和待机操作的示例性电压在下表5中示出：

29、表5：存储器单元310的操作

30、

31、现有技术中还已知用于在存储器系统中执行地址故障检测的各种技术。有时会由于材料的缺陷或由于辐射(诸如太阳耀斑)而发生地址故障，这可能导致″1″位在地址内翻转为″0″位，反之亦然。地址故障的结果是解码器可能接收到预期操作地址，但由于发生故障，解码器中的位将被更改，并且解码器可能激活对应于不同地址的字线，这将导致存储器阵列中的错误的行被访问。另一个可能的结果是，故障将导致解码器激活对应于预期地址的字线和此外对应于不同于预期地址的另一地址的字线。如果未检测到或未校正，则地址故障将导致发生错误的读取或写入/编程操作。

32、图4描绘了现有技术存储器系统400。现有技术存储器系统400包括行解码器410和阵列420。行解码器410接收地址x，该地址在此是与阵列420中的所选择的行对应的地址或地址的一部分。行解码器410对地址x进行解码并且选择对应于该所选择的行的字线。在该简化示例中，示出了四个字线：wl0(对应于地址0000)、wl1(对应于地址0001)、wl2(对应于地址0010)和wl3(对应于地址0011)。所选择的字线将激活阵列420内的存储器单元行。因此，例如，如果接收到地址0010，则行解码器410将激活wl2(对应于地址0010)。

33、图5描绘了如图4所示的现有技术存储器系统400。然而，在这种情况下，发生了地址故障。行解码器410接收地址0010，但这次，代替激活wl2(对应于地址0010)，由于在行解码器410中发生故障，行解码器410反而激活wl3(对应于地址0011)。如果未检测到或未校正该故障，则会发生错误的读取或编程操作。

34、图6描绘了如图4和图5所示的现有技术存储器系统400。然而，在这种情况下，发生了与图4中不同类型的地址故障。行解码器410接收地址0010，但这次，代替仅激活wl2(对应于地址0010)，由于在行解码器410中发生故障，行解码器410反而激活wl2和wl3(分别对应于地址0010和0011)两者。如果未检测到或未校正该故障，则会发生错误的读取或编程操作。

35、图7描绘了现有技术存储器系统700。存储器系统700包括行解码器410和阵列420，与在先前附图的存储器系统中一样。然而，诸如wl0、wl1、wl2和wl3的字线也耦合到rom(只读存储器)710。rom 710执行验证功能。每个字线耦合到rom 710中的单元行。当特定字线被激活时，激活rom 710中的对应的单元行。通过设计，每个字线对应于rom 710中的一行，并且rom 710中的每一行在其单元中存储不同的值。在该示例中，rom 710中的每一行存储与对应于绑定到该行的字线的地址相同的值。因此，wl0对应于地址0000，并且存储在附接到wl0的rom 710中的行中的值也为0000。

36、在图8中，再次描绘了存储器系统700。行解码器410接收地址0010，但由于故障状况，字线wl3(对应于地址0011)而不是字线wl2(对应于地址0010)被选择。这将导致在阵列420中选择了错误的存储器单元行。由于字线wl3被激活，因此rom 710中对应于字线wl3的行也被激活，并且rom 710输出存储在该行中的值0011。比较器450将行解码器410所接收的地址(即，0010)与rom 710的输出(即，0011)进行比较，并且确定值不匹配。然后，比较器450可以输出某个值(诸如″0″)，该值被理解为表示未发现匹配，这指示已发生地址故障。

37、尽管现有技术存储器系统700能够检测到其中错误的字线被激活的地址故障，但现有技术存储器系统700不能在其中多个行而不是仅一行被选择的至少一些情况下检测到故障。在图9中，再次描绘了存储器系统700。在该示例中，发生地址故障，其中用于预期行的字线(即，用于地址0011的字线wl3)被激活，并且另一字线(即，用于地址0010的字线wl2)被激活。字线wl2和wl3两者将都被激活，并且将输出rom 710中这两行的内容。逻辑上，rom710被设计成使得当两行被激活时，输出将为这两行的″或″。因此，存储的值0010和0011将使输出为0011。比较器450将行解码器410所接收的地址(即，0011)与rom 710的输出(即，0011)进行比较。在这种情况下，将不会检测到故障。因此，可以理解，存储器系统700并不总是有效地识别其中两行而不是一行被选择的这种类型的地址故障。

38、需要改进的地址故障检测系统，其可识别存储器系统中的三种类型的地址故障，即，其中错误的字线被断言的第一种情况、其中正确的字线被断言但第二线也被错误地断言的第二种情况、以及其中没有字线被断言的第三种情况。

技术实现思路

1、公开了包括地址故障检测系统的存储器系统的各种示例。存储器系统包括第一存储器阵列、行解码器和包括第二阵列的地址故障检测系统，其中行解码器将行地址解码成字线，每个字线耦合到第一阵列中的单元行和第二阵列中的单元行。第二阵列包含用于识别地址故障的数字位和/或模拟值。