地址比较电路以及存储系统的制作方法

本公开实施例涉及半导体，特别涉及一种地址比较电路以及存储系统。

背景技术：

1、存储系统通常被提供为计算机或其他电子系统中的内部半导体集成电路。目前存在多种不同类型的存储系统，包含例如随机存取存储器(ram)、只读存储器(rom)、动态随机存储器(dram)、同步动态随机存取存储器(sdram)、电阻式随机存取存储器(rram)、双倍速率存储器(ddr)、低功率双倍数据速率存储器(lpddr)、相变存储器(pcm)和快闪存储器。

2、存储系统中包括地址比较电路，该地址比较电路可用于比较基于行地址信息解码得到的行地址与存储于寄存器内的地址是否一致。

3、然而，目前的存储系统存在地址比较电路复杂，导致地址比较传输延时较大的问题。

技术实现思路

1、本公开实施例提供一种地址比较电路以及存储系统，至少有利于降低地址比较电路的复杂度，减小地址比较带来的传输延时。

2、根据本公开一些实施例中，本公开实施例一方面提供一种地址比较电路，包括：复位电路，具有反馈节点，被配置为，接收控制命令，并响应于有效的所述控制命令，将所述反馈节点的电平调整为第一电平；检测电路，连接在所述反馈节点与地端之间，被配置为，接收第一地址以及第二地址，并比较所述第一地址与第二地址，并基于所述第一地址与所述第二地址的比较结果，选择是否导通所述反馈节点与所述地端之间的传输路径；其中，若所述第一地址与所述第二地址不一致，则所述传输路径导通，以使所述反馈节点的电平调整为第二电平，所述第二电平的电平值小于所述第一电平的电平值；若所述第一地址与所述第二地址一致，则所述传输路径截止，以使所述反馈节点的电平保持为第一电平。

3、在一些实施例中，所述第一地址包括n-bit第一数据，所述第二地址包括n-bit第二数据；所述检测电路包括：n个检测模块，每一所述检测模块均连接在所述反馈节点与所述地端之间，以构成连接所述反馈节点与所述地端的子传输路径，n条子传输路径并联在所述反馈节点与所述地端之间，每一所述检测模块被配置为，接收一所述第一数据以及相应的一所述第二数据，并比较所述第一数据与所述第二数据，若所述第一数据与所述第二数据不同，则所述子传输路径导通，若所述第一数据与所述第二数据相同，则所述子传输路径截止。

4、在一些实施例中，所述检测模块包括：第一比较电路，连接在所述反馈节点与所述地端之间，被配置为，接收所述第一数据以及第二反码数据，若所述第一数据与所述第二反码数据相同，则所述子传输路径导通，若所述第一数据与所述第二反码数据不同，则所述子传输路径截止；和/或，第二比较电路，连接在所述反馈节点与所述地端之间，被配置为，接收第一反码数据以及所述第二数据，若所述第一反码数据与所述第二数据相同，则所述子传输路径导通，若所述第一反码数据与所述第二数据不同，则所述子传输路径截止；其中，所述第一反码数据为所述第一数据的反码，所述第二反码数据为所述第二数据的反码。

5、在一些实施例中，所述第一比较电路包括：第一nmos管，漏极连接所述反馈节点，栅极接收所述第一数据；第二nmos管，漏极连接所述第一nmos管的源极，栅极接收所述第二反码数据，源极连接所述地端；所述第二比较电路包括：第三nmos管，漏极连接所述反馈节点，栅极接收所述第一反码数据；第四nmos管，漏极连接所述第三nmos管的源极，栅极接收所述第二数据，源极连接所述地端。

6、在一些实施例中，所述检测模块还包括：锁存器，用于接收所述第二数据，并输出所述第二反码数据。

7、在一些实施例中，所述锁存器包括：第一触发器，所述第一触发器接收所述第二数据，并响应于时钟信号经由输出端输出所述第二数据；第一反相器，所述第一反相器的输入端接收所述第二数据，输出端输出所述第二反码数据；时钟控制反相器，所述时钟控制反相器连接在所述第一触发器的输出端与所述第一反相器的输出端之间，并响应于所述时钟信号导通。

8、在一些实施例中，所述检测电路还接收激活命令，且响应于有效的所述激活命令比较所述第一地址与所述第二地址。

9、在一些实施例中，每一所述检测模块均具有接地端；所述检测电路还包括：第一开关模块，连接在每一检测模块的所述接地端与所述地端之间，被配置为，响应于有效的所述激活命令导通，以使所述接地端与所述地端之间导通，若所述激活命令无效，则所述第一开关模块截止以使所述接地端与所述地端之间断开。

10、在一些实施例中，所述第一开关模块包括：第五nmos管，所述第五nmos管的漏极连接所述接地端，栅极接收所述激活命令，源极连接所述地端。

11、在一些实施例中，每一所述检测模块均具有接地端；所述检测电路还包括：第二开关模块，连接在每一所述检测模块的所述接地端与所述反馈节点之间，被配置为，响应于无效的控制命令导通，以使所述反馈节点与所述接地端之间导通。

12、在一些实施例中，所述第二开关模块包括：第六nmos管，所述第六nmos管的栅极接收控制命令的反相信号，漏极连接所述反馈节点，源极连接所述接地端。

13、在一些实施例中，所述复位电路包括：控制模块，被配置为，接收所述控制命令，并输出控制信号；上拉模块，连接在工作电源与所述反馈节点之间，被配置为，在所述控制命令有效期间，所述上拉模块响应于所述控制信号导通以使所述工作电源与所述反馈节点连接，在所述控制命令无效期间，所述上拉模块响应于所述控制信号截止。

14、在一些实施例中，所述控制模块还被配置为，接收激活命令的反相信号，所述控制信号基于所述控制命令以及所述激活命令生成，并在激活命令以及所述控制命令均有效期间，所述上拉模块响应于所述控制信号截止。

15、在一些实施例中，所述控制模块包括：第二触发器，所述第二触发器接收所述控制命令，并响应于时钟信号，从负相输出端输出所述控制命令的反相信号；第二反相器，输入端连接所述第二触发器的负相输出端；第一与非门，一输入端连接所述第二反相器的输出端，另一输入端接收激活命令的反相信号，输出端输出所述控制信号。

16、在一些实施例中，所述上拉模块包括：第一pmos管，栅极接收所述控制信号，源极连接所述工作电源，漏极连接所述反馈节点。

17、在一些实施例中，所述地址比较电路还包括：锁存电路，连接所述反馈节点，被配置为，接收激活命令，并在所述激活命令有效期间若所述第一地址与所述第二地址一致，锁存所述反馈节点的电平。

18、在一些实施例中，所述锁存电路包括：第二与非门，一输入端连接所述反馈节点，另一输入端接收所述激活命令；第二pmos管，栅极连接所述第二与非门的输出端，源极连接工作电源，漏极连接所述反馈节点。

19、在一些实施例中，所述第一地址与所述第二地址中的一者为基于行地址信息解码得到的行地址，另一者寄存器提供的地址。

20、根据本公开一些实施例中，本公开实施例另一方面提供还提供一种存储系统，包括上述任意实施例提供的地址比较电路。

21、本公开实施例提供的技术方案至少具有以下优点：

22、地址比较电路包括复位电路和检测电路，复位电路用于响应于有效的控制命令，将反馈节点的电平复位为第一电平；检测电路用于检测第一地址和第二地址是否一致，若第一地址与第二地址不一致，则反馈节点与地端之间的传输路径被导通，以使得反馈节点的电平从第一电平被拉低为第二电平，若第一地址与第二地址一致，则反馈节点与地端之间的传输路径截止，反馈节点的电平维持在第一电平。因此，通过在地址比较阶段监测反馈节点的电平水平，可以获知第一地址与第二地址是否一致。上述地址比较电路的电路结构简单，不仅可以降低电路占用的面积，且还可以减少地址比较电路的传输延时，提升地址比较效率。