信号生成电路、存储装置以及操作方法与流程

本公开实施例涉及半导体，特别涉及一种信号生成电路、存储装置以及操作方法。

背景技术：

1、半导体存储装置可包含用于存储信息的多个存储器单元。所存储信息可被编码为二进制数据，且每一存储器单元可存储所述信息的单个位。由于各种不同的错误，信息可在存储器单元中衰减或改变，这可能导致从存储装置中读出一或多个不正确的信息位(例如，具有与最初写入的位不同的状态的位)。

2、存储装置可包含纠错电路，所述纠错电路可用于确定从存储器单元读出的信息与写入到存储器单元中的数据相比是否包含错误，且可纠正所发现错误。其中，ecc(errorchecking and correction)电路是常用的纠错电路之一。

3、然而，目前的存储装置存在功耗大的问题。

技术实现思路

1、本公开实施例提供一种信号生成电路、存储装置以及操作方法，至少有利于降低存储装置的功耗。

2、根据本公开实施例，本公开实施例一方面提供一种信号生成电路，应用于存储装置，所述存储装置包括存储单元阵列，所述存储单元阵列包括多个存储单元，每一存储单元阵列与多个列选择开关管连接，包括：第一电路，被配置为，接收读选择信号、写选择信号和读标志信号，根据所述读选择信号、所述写选择信号和所述读标志信号输出第一选择信号，其中，在所述存储装置执行掩码写入操作期间，所述存储装置执行所述掩码写入操作中的读操作时所述读标志信号为有效状态，且在所述读选择信号有效状态结束后至所述写选择信号有效状态开始前的期间，所述第一选择信号为有效状态，在所述读选择信号有效状态开始前和所述写选择信号有效状态结束后，所述第一选择信号为无效状态；第二电路，被配置为，接收所述读选择信号、所述写选择信号以及所述第一选择信号，并输出第二选择信号，其中，在所述读选择信号、所述写选择信号以及所述第一选择信号中任一者为有效状态期间，所述第二选择信号均为有效状态；其中，在执行所述掩码写入操作期间，列选择开关管响应于有效状态的所述第二选择信号开启，以对目标存储单元依次执行所述读操作以及掩码写操作。

3、在一些实施例中，所述第一电路还被配置为，在所述读选择信号有效状态结束前，所述第一选择信号为有效状态。

4、在一些实施例中，所述第一电路还配置为，自所述读选择信号有效状态开始，且经由第一时长后所述第一选择信号为有效状态。

5、在一些实施例中，所述第一电路还被配置为，在所述写选择信号有效状态结束前，所述第一选择信号为无效状态。

6、在一些实施例中，所述第一电路还被配置为，自所述写选择信号有效状态开始，且经由第二时长后所述第一选择信号为无效状态。

7、在一些实施例中，所述第一电路还被配置为，在所述存储装置执行普通读写操作期间所述读标志信号为无效状态，且所述第一选择信号为无效状态。

8、在一些实施例中，所述第一电路包括：第一反相电路，被配置为，接收所述读选择信号和所述读标志信号，并在所述读标志信号有效期间输出读选择反相信号，所述读选择反相信号与所述读选择信号互为反相信号；第二反相电路，被配置为，接收所述写选择信号并输出写选择反相信号，所述写选择反相信号与所述写选择信号互为反相信号；锁存电路，具有s输入端、r输入端、qn输出端和q输出端，所述s输入端接收所述写选择反相信号，所述r输入端接收所述读选择反相信号，所述qn输出端输出所述第一选择信号，所述q输出端输出第一选择反相信号，所述第一选择信号与所述第一选择反相信号互为反相信号。

9、在一些实施例中，所述第一反相电路包括：第一与非门，所述第一与非门的两个输入端分别接收所述读选择信号和所述读标志信号，输出端输出所述读选择反相信号。

10、在一些实施例中，所述第二反相电路包括：第一反相器，所述第一反相器的输入端接收所述写选择信号，输出端输出所述写选择反相信号。

11、在一些实施例中，所述锁存电路包括：第二与非门，所述第二与非门的一输入端作为所述r输入端，输出端作为所述qn输出端；第三与非门，所述第三与非门的一输入端作为所述s输入端，另一输入端与所述第二与非门的输出端连接，所述第三与非门的输出端与所述第二与非门的另一输入端连接并作为所述q输出端。

12、在一些实施例中，所述第一电路还包括：第三反相电路，连接所述q输出端，用于对所述第一选择反相信号进行反相处理以输出所述第一选择信号。

13、在一些实施例中，所述第二电路包括：或门，所述或门的三个输入端分别接收所述读选择信号、所述写选择信号以及所述第一选择信号，并输出所述第二选择信号。

14、根据本公开一些实施例中，本公开实施例另一方面还提供一种存储装置，包括：多个存储单元阵列，每一所述存储单元阵列包括多个存储单元，每一存储单元阵列与多个列选择开关管连接；上述任一实施例提供的信号生成电路，在所述存储装置执行所述掩码写入操作期间，至少一个所述列选择开关管响应于有效状态的所述第二选择信号开启，以对目标存储单元依次执行读操作以及掩码写操作。

15、在一些实施例中，所述存储装置还包括：列解码器，被配置为，接收列地址信息，并在所述存储装置执行掩码写入操作的读操作时对所述列地址信息进行解码得到所述读选择信号，以及在所述存储装置执行掩码写入操作的写操作时对所述列地址信息进行解码得到所述写选择信号；第一传输路径，被配置为，接收来自所述列解码器的所述读选择信号，并向所述第一电路传输所述读选择信号；第二传输路径，被配置为，接收来自所述列解码器的所述写选择信号，并向所述第一电路传输所述写选择信号。

16、在一些实施例中，所述列选择开关管包括nmos管；所述存储装置还包括：列选择线，所述列选择线与所述nmos管的栅极连接，且接收所述第二选择信号。

17、在一些实施例中，所述存储装置还包括：纠错电路，被配置为，在执行所述掩码写入操作期间，在对所述目标存储单元执行读操作以读取数据后，对所述数据进行检错纠错。

18、根据本公开一些实施例中，本公开实施例又一方面还提供一种操作方法，可应用于上述实施例提供的存储装置，包括：在执行掩码写入操作期间，与目标存储单元连接的列选择开关管响应于有效状态的所述第二选择信号开启，以对所述目标存储单元依次执行读操作以及掩码写操作。

19、本公开实施例提供的技术方案至少具有以下优点：

20、本公开实施例提供的信号生成电路及其应用的存储装置的技术方案中，在掩码写入操作期间，第一电路可以响应于读标志信号基于读选择信号和写选择信号以输出第一选择信号，其中，第一选择信号至少满足如下要求：在读选择信号从有效状态结束开始，直至写选择信号变为有效状态期间，第一选择信号为有效状态；第二电路基于读选择信号、写选择信号和第一选择信号，生成第二选择信号，在读选择信号、写选择信号以及第一选择信号中任一者为有效状态期间，第二选择信号均为有效状态。也就是说，在掩码写入操作期间，在读选择信号有效开始直至写选择信号结束有效状态期间，第二选择信号始终为有效状态，使得列选择开关管始终保持开启状态，从而避免了列选择开关管从开启到关闭又开启的状态带来的电流消耗，进而降低存储装置的功耗。