控制电路、控制方法和存储器与流程

本公开涉及半导体，尤其涉及一种控制电路、控制方法和存储器。

背景技术：

1、动态随机存取存储器(dynamic random access memory，dram)存在省电模式(power down mode)，在接收到省电模式进入信号后，存储器会进入省电模式，在省电模式下，存储器中的很多电路都停止工作，整体处于低功耗的状态；在接收到省电模式退出信号后，存储器会退出省电模式，恢复正常工作状态。然而，在存在命令/地址反向的情况下，电路可能会存在无法正常译码得到省电模式退出信号的问题。

技术实现思路

1、本公开实施例提供了一种控制电路、控制方法和存储器。

2、第一方面，本公开实施例提供了一种控制电路，包括：

3、标识信号生成模块，用于接收命令/地址控制信号和初始反向标识信号，根据所述命令/地址控制信号和所述初始反向标识信号，生成命令/地址反向标识信号；

4、输入处理模块，用于接收所述命令/地址控制信号和初始命令/地址信号，根据所述命令/地址控制信号和所述初始命令/地址信号，生成第一中间命令/地址信号；

5、逻辑译码模块，与所述标识信号生成模块和所述输入处理模块分别连接，用于接收所述第一中间命令/地址信号和所述命令/地址反向标识信号，根据所述命令/地址反向标识信号和所述第一中间命令/地址信号生成省电模式进入信号或省电模式退出信号。

6、在一些实施例中，所述标识信号生成模块，用于在所述命令/地址控制信号处于使能状态时，控制所述命令/地址反向标识信号处于第一电平状态；以及在所述命令/地址控制信号处于非使能状态时，根据所述初始反向标识信号确定所述命令/地址反向标识信号的电平状态；

7、其中，在所述命令/地址控制信号处于使能状态时，指示处于省电模式，在所述命令/地址控制信号处于非使能状态时，指示处于正常模式。

8、在一些实施例中，所述标识信号生成模块包括第一逻辑模块和第二逻辑模块，其中：

9、所述第一逻辑模块，用于接收所述命令/地址控制信号，并对所述命令/地址控制信号进行反相处理，得到第一反相信号；

10、所述第二逻辑模块，用于接收所述第一反相信号和所述初始反向标识信号，并对所述第一反相信号和所述初始反向标识信号进行逻辑处理，在省电模式下生成并输出处于第一电平状态的所述命令/地址反向标识信号，以及在正常模式下生成并输出与所述初始反向标识信号处于相同电平状态的所述命令/地址反向标识信号。

11、在一些实施例中，所述第一逻辑模块包括第一非门，所述第二逻辑模块包括第一与非门和第二非门，其中：

12、所述第一非门的输入端用于接收所述命令/地址控制信号，所述第一非门的输出端和所述第一与非门的第一输入端连接，所述第一与非门的第二输入端用于接收所述初始反向标识信号，所述第一与非门的输出端和所述第二非门的输入端连接，所述第二非门的输出端用于输出所述命令/地址反向标识信号。

13、在一些实施例中，所述输入处理模块，用于在所述命令/地址控制信号处于使能状态时，控制所述第一中间命令/地址信号处于第二电平状态；以及在所述命令/地址控制信号处于非使能状态时，根据所述初始命令/地址信号确定所述第一中间命令/地址信号的电平状态；

14、其中，在所述命令/地址控制信号处于使能状态时，指示处于省电模式，在所述命令/地址控制信号处于非使能状态时，指示处于正常模式。

15、在一些实施例中，所述初始命令/地址信号包括n比特初始命令/地址子信号，所述第一中间命令/地址信号包括n比特第一中间命令/地址子信号，n为正整数，所述输入处理模块包括n个输入处理子模块，n个所述输入处理子模块分别与n比特所述初始命令/地址子信号和n比特所述第一中间命令/地址子信号一一对应；其中：

16、每个所述输入处理子模块，分别用于接收所述命令/地址控制信号和对应的所述初始命令/地址子信号，并根据所述命令/地址控制信号和对应的所述初始命令/地址子信号生成对应的所述第一中间命令/地址子信号。

17、在一些实施例中，每个所述输入处理子模块均包括第三逻辑模块和缓冲模块，其中：

18、所述第三逻辑模块，用于接收所述命令/地址控制信号和对应的所述初始命令/地址子信号，并对所述命令/地址控制信号和对应的所述初始命令/地址子信号进行逻辑处理，生成第三中间命令/地址子信号；

19、所述缓冲模块，用于对所述第三中间命令/地址子信号进行驱动增强处理，得到所述第一中间命令/地址子信号；

20、其中，在省电模式下，生成并输出处于第二电平状态的所述第一中间命令/地址子信号，以及在正常模式下生成并输出与所述初始命令/地址子信号处于相同电平状态的所述第一中间命令/地址子信号。

21、在一些实施例中，所述第三逻辑模块包括第三非门、第四非门和第二与非门，其中：

22、所述第三非门的输入端用于接收所述命令/地址控制信号，所述第三非门的输出端与所述第二与非门的第一输入端连接；

23、所述第四非门的输入端用于接收对应的所述初始命令/地址子信号，所述第四非门的输出端与所述第二与非门的第二输入端连接；

24、所述第二与非门的输出端用于输出所述第三中间命令/地址子信号。

25、在一些实施例中，所述第三逻辑模块包括第五非门、三态门和p型晶体管，其中：

26、所述第五非门的输入端用于接收所述命令/地址控制信号，所述三态门的输入端用于接收对应的所述初始命令/地址子信号，所述三态门的控制端和所述第五非门的输出端均与所述p型晶体管的栅极端连接，所述p型晶体管的第一端与电源端连接，所述p型晶体管的第二端和所述三态门的输出端连接作为所述第三逻辑模块的输出端，用于输出对应的所述第三中间命令/地址子信号。

27、在一些实施例中，所述缓冲模块包括偶数个串联的第六非门。

28、在一些实施例中，所述逻辑译码模块包括逻辑控制模块，所述逻辑控制模块的控制端和所述标识信号生成模块的输出端连接，所述逻辑控制模块的输入端和所述输入处理模块的输出端连接，其中：

29、所述逻辑控制模块，用于接收所述第一中间命令/地址信号和所述命令/地址反向标识信号，根据所述命令/地址反向标识信号和所述第一中间命令/地址信号进行逻辑处理，生成第二中间命令/地址信号。

30、在一些实施例中，所述逻辑控制模块，用于在所述命令/地址反向标识信号处于第一电平状态时，控制所述第二中间命令/地址信号与所述第一中间命令/地址信号的电平状态相同；或者，在所述命令/地址反向标识信号处于第二电平状态时，控制所述第二中间命令/地址信号与所述第一中间命令/地址信号的电平状态相反。

31、在一些实施例中，所述第一中间命令/地址信号包括n比特第一中间命令/地址子信号，所述第二中间命令/地址信号包括n比特第二中间命令/地址子信号，n为正整数，所述逻辑控制模块包括n个逻辑控制子模块，n个所述逻辑控制子模块分别与n比特所述第一中间命令/地址子信号和n比特所述第二中间命令/地址子信号一一对应，每个所述逻辑控制子模块包括第七非门和选择器，其中：

32、所述第七非门的输入端和所述选择器的第一输入端均用于接收对应的所述第一中间命令/地址子信号；所述第七非门的输出端和所述选择器的第二输入端连接；所述选择器的控制端用于接收所述命令/地址反向标识信号，所述选择器的输出端用于输出对应的所述第二中间命令/地址子信号。

33、在一些实施例中，所述逻辑译码模块还包括第一采样模块和译码模块，所述第一采样模块的输入端和所述逻辑控制模块的输出端连接，所述译码模块的输入端和所述第一采样模块的输出端连接，其中：

34、所述第一采样模块，用于对所述第二中间命令/地址信号进行采样处理，得到第一采样信号；

35、所述译码模块，用于对所述第一采样信号进行译码处理，得到所述省电模式退出信号。

36、在一些实施例中，所述第二中间命令/地址信号包括n比特第二中间命令/地址子信号，所述控制电路还包括控制信号生成模块，所述控制信号生成模块与所述逻辑控制模块连接，用于接收目标命令/地址信号，所述目标命令/地址信号为所述n比特第二中间命令/地址子信号中的第n比特第二中间命令/地址子信号，n为小于或者等于n的正整数，其中：

37、所述控制信号生成模块，还用于接收时钟信号、所述省电模式进入信号和所述省电模式退出信号；根据所述时钟信号对所述目标命令/地址信号进行采样处理，生成第二采样信号；并根据所述第二采样信号、所述省电模式进入信号和所述省电模式退出信号进行逻辑处理，生成所述命令/地址控制信号。

38、在一些实施例中，所述控制信号生成模块，用于在省电模式期间，控制所述命令/地址控制信号处于使能状态；以及在正常模式期间，控制所述命令/地址控制信号处于非使能状态。

39、在一些实施例中，所述控制信号生成模块包括第二采样模块和第四逻辑模块，其中：

40、所述第二采样模块，用于接收所述目标命令/地址信号和所述时钟信号，根据所述时钟信号对所述目标命令/地址信号进行采样处理，得到所述第二采样信号；

41、所述第四逻辑模块，用于接收所述省电模式进入信号、所述省电模式退出信号和所述第二采样信号，根据所述省电模式进入信号和所述省电模式退出信号生成省电模式使能信号，并根据所述第二采样信号和所述省电模式使能信号进行逻辑运算，生成所述命令/地址控制信号；

42、其中，在所述省电模式进入信号处于有效状态时，生成处于有效状态的省电模式使能信号，以使所述命令/地址控制信号处于使能状态；在所述省电模式退出信号处于有效状态时，生成处于无效状态的省电模式使能信号，以使所述命令/地址控制信号处于非使能状态。

43、在一些实施例中，所述第二采样模块包括第一d触发器，所述第四逻辑模块包括锁存模块和第三与非门，其中：

44、所述第一d触发器的输入端用于接收所述目标命令/地址信号，所述第一d触发器的时钟端用于接收所述时钟信号，所述第一d触发器的输出端与所述第三与非门的第一输入端连接，所述第一d触发器的输出端用于输出所述第二采样信号；

45、所述锁存模块的第一输入端用于接收所述省电模式进入信号，所述锁存模块的第二输入端用于接收所述省电模式退出信号，所述锁存模块的输出端用于输出所述省电模式使能信号；

46、所述第三与非门的第二输入端与所述锁存模块的输出端连接，所述第三与非门的输出端用于输出所述命令/地址控制信号。

47、在一些实施例中，所述锁存模块包括第四与非门、第五与非门和第八非门，其中：

48、所述第四与非门的第一输入端用于接收所述省电模式进入信号，所述第四与非门的第二输入端和所述第五与非门的输出端连接；所述第四与非门的输出端分别和所述第五与非门的第一输入端以及所述第八非门的输入端连接；所述第五与非门的第二输入端用于接收所述省电模式退出信号；所述第八非门的输出端与所述第三与非门的第二输入端连接。

49、第二方面，本公开实施例提供了一种控制方法，包括：

50、通过标识信号生成模块接收命令/地址控制信号和初始反向标识信号，根据所述命令/地址控制信号和所述初始反向标识信号，生成命令/地址反向标识信号；

51、通过输入处理模块接收所述命令/地址控制信号和初始命令/地址信号，根据所述命令/地址控制信号和所述初始命令/地址信号，生成第一中间命令/地址信号；

52、通过逻辑译码模块接收所述第一中间命令/地址信号和所述命令/地址反向标识信号，根据所述命令/地址反向标识信号和所述第一中间命令/地址信号生成省电模式进入信号或省电模式退出信号。

53、第三方面，本公开实施例提供了一种存储器，包括如第一方面任一项所述的控制电路。

54、本公开实施例提供了一种控制电路、控制方法和存储器，该控制电路包括：标识信号生成模块，用于接收命令/地址控制信号和初始反向标识信号，根据命令/地址控制信号和初始反向标识信号，生成命令/地址反向标识信号；输入处理模块，用于接收命令/地址控制信号和初始命令/地址信号，根据命令/地址控制信号和初始命令/地址信号，生成第一中间命令/地址信号；逻辑译码模块，与标识信号生成模块和输入处理模块分别连接，用于接收第一中间命令/地址信号和命令/地址反向标识信号，根据命令/地址反向标识信号和第一中间命令/地址信号生成省电模式进入信号或省电模式退出信号。这样，利用命令/地址控制信号分别对标识信号生成模块输出的命令地址/反向标识信号和输入处理模块输出的第一中间命令/地址信号进行控制，保证不论初始反向标识信号使能与否，逻辑译码模块都能够成功译码得到所需的命令信号，尤其是保证在省电模式下，能够成功译码得到省电模式退出信号，保证电路能够顺利退出省电模式，进而保证存储器正常工作，提升存储器性能。