一种半导体结构及其制作方法以及存储器与流程

本公开实施例涉及半导体领域，特别涉及一种半导体结构及其制作方法以及存储器。

背景技术：

1、存储器是用来存储程序和各种数据信息的记忆部件。一般计算机系统使用的随机存取内存(random access memory，ram)可分为动态随机存取存储器(dynamic randomaccess memory，dram)与静态随机存取存储器(static random-access memory，sram)两种，动态随机存取存储器是计算机中常用的半导体存储器件，由许多重复的存储单元组成。

2、存储单元通常包括电容器和晶体管，晶体管的漏极与位线结构相连、源极与电容器相连，电容器包括电容接触结构和电容，存储单元的字线结构能够控制晶体管的沟道区的打开或关闭，进而通过位线结构读取存储在电容器中的数据信息，或者通过位线结构将数据信息写入到电容器中进行存储。

3、目前，半导体结构的可靠性有待提高。

技术实现思路

1、本公开实施例提供一种半导体结构及其制作方法以及存储器，至少可以提高半导体结构的可靠性。

2、根据本公开一些实施例，本公开实施例一方面提供一种半导体结构，包括：衬底；位线结构，所述位线结构位于所述衬底表面，所述位线结构包括：位线主体；第一侧墙隔离层，所述第一侧墙隔离层位于所述位线主体的侧壁，所述第一侧墙隔离层包括靠近所述衬底的第一部分和远离所述衬底的第二部分；第二侧墙隔离层，所述第二侧墙隔离层位于所述第一侧墙隔离层的所述第二部分；电容接触结构，所述电容接触结构位于所述位线结构的一侧，且所述电容接触结构包括：接触插塞，所述接触插塞位于所述衬底的表面，所述接触插塞覆盖所述第一侧墙隔离层的所述第一部分，且所述接触插塞的顶面与所述第二侧墙隔离层的底面接触；着陆垫，所述着陆垫位于所述接触插塞的顶面，且所述着陆垫还覆盖所述第二侧墙隔离层的表面、第一侧墙隔离层的部分顶面及位线主体的部分的顶面。

3、在一些实施例中，所述接触插塞包括：平坦部，所述平坦部与所述衬底接触；突出部，所述突出部位于所述平坦部的顶面，且所述突出部的顶面与所述第二侧墙隔离层的底面接触。

4、在一些实施例中，所述平坦部及所述突出部围成有容纳空间，所述着陆垫填充满所述容纳空间。

5、在一些实施例中，所述着陆垫包括：扩散阻挡层和金属层，所述扩散阻挡层覆盖所述突出部的侧壁及所述第二侧墙隔离层的表面，且所述扩散阻挡层还覆盖所述位线结构的顶面，所述金属层覆盖所述扩散阻挡层的表面。

6、在一些实施例中，所述位线主体沿第一方向延伸，在垂直于所述第一方向的第二方向上，所述突出部的宽度是所述平坦部宽度的0.05～0.15。

7、在一些实施例中，所述位线主体沿第一方向延伸，在垂直于所述第一方向的第二方向上，所述第二侧墙隔离层的宽度是所述第一侧墙隔离层宽度的0.15～0.25。

8、在一些实施例中，所述半导体结构还包括：介质层，所述介质层位于相邻的所述位线结构之间，所述介质层侧壁与所述电容接触结构的侧壁接触。。

9、在一些实施例中，所述第二侧墙隔离层还位于所述介质层的侧壁。

10、在一些实施例中，所述第一侧墙隔离层包括：第一隔离子层，所述第一隔离子层位于所述位线主体的侧壁；第二隔离子层，所述第二隔离子层位于所述第一隔离子层的侧壁；第三隔离子层，所述第三隔离子层位于所述第二隔离子层的侧壁。

11、在一些实施例中，所述衬底包括：有源区及定义所述有源区的隔离结构；所述位线主体包括：依次层叠的导电层和盖层；其中，所述接触插塞和所述导电层均与所述有源区接触。

12、根据本公开一些实施例，本公开实施例另一方面还提供一种半导体结构的制作方法，包括：提供衬底；形成初始位线结构，所述初始位线结构位于所述衬底表面，所述初始位线结构包括：位线主体；第一侧墙隔离层，所述第一侧墙隔离层位于所述位线主体的侧壁，所述第一侧墙隔离层包括靠近所述衬底的第一部分和远离所述衬底的第二部分；形成初始接触插塞，所述初始接触插塞位于所述衬底的表面且位于相邻的所述初始位线结构之间，所述初始接触插塞覆盖所述第一侧墙隔离层的所述第一部分；形成第二侧墙隔离层，所述第二侧墙隔离层位于所述第一侧墙隔离层的所述第二部分，所述第二侧墙隔离层的底面与所述初始接触插塞的顶面接触，所述第二侧墙隔离层与所述初始位线结构共同形成位线结构；以所述第二侧墙隔离层为掩膜刻蚀部分所述初始接触插塞，剩余所述初始接触插塞作为接触插塞；形成着陆垫，所述着陆垫位于所述接触插塞的顶面，且所述着陆垫还覆盖第二侧墙隔离层的表面、第一侧墙隔离层的部分顶面及位线主体的部分的顶面，所述接触插塞和所述着陆垫共同形成电容接触结构。

13、在一些实施例中，形成所述初始接触插塞的方法包括：形成介质层，所述介质层位于所述相邻的所述位线主体之间且与所述第一侧墙隔离层间隔，且所述介质层、所述第一侧墙隔离层及所述衬底围成凹槽；形成所述初始接触插塞，所述初始接触插塞位于所述凹槽内。

14、在一些实施例中，形成所述介质层的方法包括：形成牺牲层，所述牺牲层位于相邻的所述位线主体之间，且与所述第一侧墙隔离层表面接触；图形化所述牺牲层，以形成第一凹槽；形成介质层，所述介质层填充满所述第一凹槽。

15、在一些实施例中，形成所述第二侧墙隔离层的方法包括：形成第二初始侧墙隔离层，所述第二初始侧墙隔离层覆盖所述初始位线结构的顶面、所述初始位线结构的部分侧壁、所述介质层的顶面、所述介质层的部分侧壁及所述初始接触插塞的顶面；回刻蚀所述第二初始侧墙隔离层，剩余所述第二初始侧墙隔离层作为所述第二侧墙隔离层。

16、在一些实施例中，形成所述第一侧墙隔离层包括：形成第一隔离子层，所述第一隔离子层位于所述位线主体的侧壁；形成第二隔离子层，所述第二隔离子层位于所述第一隔离子层的侧壁；形成第三隔离子层，所述第三隔离子层位于所述第二隔离子层的侧壁。

17、在一些实施例中，形成所述着陆垫的方法包括：形成初始扩散阻挡层，所述初始扩散阻挡层覆盖所述接触插塞的顶面及部分位线结构的表面；形成初始金属层，所述初始金属层覆盖所述初始扩散阻挡层的表面；图形化所述初始金属层及所述初始扩散阻挡层，剩余所述初始金属层及所述初始扩散阻挡层作为扩散阻挡层及金属层，所述扩散阻挡层及所述金属层共同形成所述着陆垫。

18、根据本公开一些实施例，本公开实施例又一方面还提供一种存储器，包括：如上述的半导体结构。

19、本公开实施例提供的技术方案至少具有以下优点：通过设置第二侧墙隔离层位于第一侧墙隔离层的第二部分可以增加位线结构顶面的宽度，从而增加了位线结构顶面的工艺窗口，可以降低形成电容接触结构的工艺难度，还可以提高相邻电容结构之间的绝缘性，进而可以提高半导体结构的可靠性。

技术特征：

1.一种半导体结构，其特征在于，包括：

2.根据权利要求1所述的半导体结构，其特征在于，所述接触插塞包括：平坦部，所述平坦部与所述衬底接触；突出部，所述突出部位于所述平坦部的顶面，且所述突出部的顶面与所述第二侧墙隔离层的底面接触。

3.根据权利要求2所述的半导体结构，其特征在于，所述平坦部及所述突出部围成有容纳空间，所述着陆垫填充满所述容纳空间。

4.根据权利要求3所述的半导体结构，其特征在于，所述着陆垫包括：扩散阻挡层和金属层，所述扩散阻挡层覆盖所述突出部的侧壁及所述第二侧墙隔离层的表面，且所述扩散阻挡层还覆盖所述位线结构的顶面，所述金属层覆盖所述扩散阻挡层的表面。

5.根据权利要求2所述的半导体结构，其特征在于，所述位线主体沿第一方向延伸，在垂直于所述第一方向的第二方向上，所述突出部的宽度是所述平坦部宽度的0.05～0.15。

6.根据权利要求1所述的半导体结构，其特征在于，所述位线主体沿第一方向延伸，在垂直于所述第一方向的第二方向上，所述第二侧墙隔离层的宽度是所述第一侧墙隔离层宽度的0.15～0.25。

7.根据权利要求1所述的半导体结构，其特征在于，所述半导体结构还包括：介质层，所述介质层位于相邻的所述位线结构之间，所述介质层侧壁与所述电容接触结构的侧壁接触。

8.根据权利要求7所述的半导体结构，其特征在于，所述第二侧墙隔离层还位于所述介质层的侧壁。

9.根据权利要求1所述的半导体结构，其特征在于，所述第一侧墙隔离层包括：

10.根据权利要求1所述的半导体结构，其特征在于，所述衬底包括：有源区及定义所述有源区的隔离结构；所述位线主体包括：依次层叠的导电层和盖层；其中，所述接触插塞和所述导电层均与所述有源区接触。

11.一种半导体结构的制作方法，其特征在于，包括：

12.根据权利要求11所述的半导体结构的制作方法，其特征在于，形成所述初始接触插塞的方法包括：

13.根据权利要求12所述的半导体结构的制作方法，其特征在于，形成所述介质层的方法包括：

14.根据权利要求13所述的半导体结构的制作方法，其特征在于，形成所述第二侧墙隔离层的方法包括：

15.根据权利要求11所述的半导体结构的制作方法，其特征在于，形成所述第一侧墙隔离层包括：

16.根据权利要求11所述的半导体结构的制作方法，其特征在于，形成所述着陆垫的方法包括：

17.一种存储器，其特征在于，包括如权利要求1～10任一项所述的半导体结构。

技术总结本公开实施例涉及半导体领域，提供一种半导体结构及其制作方法以及存储器，其中，半导体结构包括：衬底；位线结构位于衬底表面，位线结构包括：位线主体；第一侧墙隔离层位于位线主体的侧壁，第一侧墙隔离层包括靠近衬底的第一部分和远离衬底的第二部分；第二侧墙隔离层位于第一侧墙隔离层的第二部分；电容接触结构位于相邻的位线结构之间，且电容接触结构包括：接触插塞，接触插塞位于衬底的表面，接触插塞覆盖第一侧墙隔离层的第一部分，且接触插塞的顶面与第二侧墙隔离层的底面接触；着陆垫，着陆垫位于接触插塞的顶面，且着陆垫还覆盖第二侧墙隔离层的表面、第一侧墙隔离层的部分顶面及位线主体的部分的顶面，可以提高半导体结构的可靠性。技术研发人员：鲍锡飞,张旭受保护的技术使用者：长鑫存储技术有限公司技术研发日：技术公布日：2024/7/15