半导体结构及其形成方法、存储器与流程

本公开涉及半导体，具体而言，涉及一种半导体结构及其形成方法、存储器。

背景技术：

1、存储器因具有体积小、集成化程度高及传输速度快等优点，被广泛应用于手机、平板电脑等移动设备中。

2、存储节点接触塞是存储器的重要部件之一，在存储节点接触塞制程过程中，易对位线结构表面的隔离层造成损伤，引发结构缺陷，导致存储节点接触件与位线结构之间以及相邻的存储节点接触件之间易发生短路，产品良率较低。

3、需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。

技术实现思路

1、有鉴于此，本公开提供一种半导体结构及其形成方法、存储器，可降低短路风险，提高产品良率。

2、根据本公开的一个方面，提供一种半导体结构的形成方法，其特征在于，包括：

3、提供初始半导体结构，所述初始半导体结构包括衬底以及位于所述衬底上的初始位线结构，所述衬底包括有源区，所述有源区包括第一掺杂区和第二掺杂区，所述初始位线结构包括位线导电结构和初始位线隔离结构，所述位线导电结构与所述第一掺杂区电连接，所述初始位线隔离结构覆盖所述位线导电结构的顶部和侧壁；

4、形成覆盖所述初始半导体结构的牺牲层；

5、对所述牺牲层进行蚀刻，以形成露出所述初始位线隔离结构的顶部的开口；

6、在所述开口中形成保护层，所述保护层与所述初始位线隔离结构构成中间位线隔离结构，所述中间位线隔离结构和所述位线导电结构构成中间位线结构；

7、去除所述牺牲层，以在所述中间位线结构的至少一侧形成第一接触窗口；

8、在所述第一接触窗口内形成导电接触结构，所述导电接触结构与所述第二掺杂区电连接。

9、在本公开的一种示例性实施例中，所述初始位线隔离结构在所述衬底上的正投影位于所述保护层在所述衬底上的正投影之内。

10、在本公开的一种示例性实施例中，在去除所述牺牲层之前，所述形成方法还包括：

11、对所述牺牲层进行蚀刻，以在所述中间位线结构的至少一侧形成绝缘窗口，所述第二掺杂区位于所述绝缘窗口与所述中间位线结构之间；

12、在所述绝缘窗口内填充绝缘材料，以形成绝缘层。

13、在本公开的一种示例性实施例中，形成所述初始位线结构，包括：

14、在所述衬底表面形成沿垂直于所述衬底方向依次堆叠分布的第一导电材料层、第二导电材料层、第三导电材料层及绝缘材料层；

15、对所述第一导电材料层、所述第二导电材料层、所述第三导电材料层及所述绝缘材料层进行蚀刻，以形成位线导电结构，以及覆盖所述位线导电结构的顶部的绝缘覆盖层；

16、形成随形贴附于所述位线导电结构与所述绝缘覆盖层共同构成的结构的侧壁的第一隔离层；

17、在所述第一隔离层的表面形成第二隔离层；

18、在所述第一隔离层、所述第二隔离层及所述绝缘覆盖层共同构成的结构的表面形成第三隔离层，所述绝缘覆盖层、所述第一隔离层、所述第二隔离层以及所述第三隔离层共同构成初始位线隔离结构。

19、在本公开的一种示例性实施例中，所述第一接触窗口露出所述第二掺杂区的表面，在所述第一接触窗口内形成导电接触结构，包括：

20、在所述第一接触窗口内填充接触插塞材料层，所述接触插塞材料层与所述第二掺杂区的表面接触且填满各所述第一接触窗口；

21、对所述接触插塞材料层进行选择性蚀刻，以使所述接触插塞材料层的顶部低于所述保护层靠近所述衬底的表面；

22、对剩余的所述接触插塞材料层及所述中间位线隔离结构进行蚀刻，以形成接触插塞、目标位线隔离结构和第二接触窗口，其中，所述目标位线隔离结构中剩余的所述第一隔离层、所述第二隔离层以及所述第三隔离层的顶部均高于所述位线导电结构的顶部及剩余的所述接触插塞材料层的顶部，所述目标位线隔离结构和所述位线导电结构构成目标位线结构；

23、在所述第二接触窗口内形成导电接触结构，所述导电接触结构由所述第二接触窗口延伸至其一侧的所述目标位线结构的顶部。

24、在本公开的一种示例性实施例中，在所述第二接触窗口内形成所述导电接触结构，包括：

25、形成随形贴附于所述绝缘层、所述目标位线隔离结构及所述接触插塞共同构成的结构的表面的扩散阻挡层；

26、在所述扩散阻挡层的表面形成导电层，所述导电层填满所述第二接触窗口；

27、对所述导电层和所述扩散阻挡层进行蚀刻，以使相邻的所述第二接触窗口对应的所述导电层相互断开，并使相邻的所述第二接触窗口对应的所述扩散阻挡层相互断开。

28、在本公开的一种示例性实施例中，所述第一隔离层的材料与所述第三隔离层的材料相同，所述第三隔离层的材料与所述第二隔离层的材料不同。

29、在本公开的一种示例性实施例中，所述有源区包括两个所述第二掺杂区，所述第一掺杂区位于两个所述第二掺杂区之间，每个所述第二掺杂区分别对应形成一个所述第一接触窗口，对应于两个所述第二掺杂区的两个所述第一接触窗口分别位于所述中间位线结构的两侧。

30、在本公开的一种示例性实施例中，对所述牺牲层进行蚀刻，以形成露出所述初始位线隔离结构的顶部的开口，包括：

31、在所述牺牲层的表面形成第一掩膜层；

32、在所述第一掩膜层的表面形成第一光阻层；

33、对所述第一光阻层进行曝光并显影，以形成第一显影区；

34、在所述第一显影区对所述第一掩膜层进行蚀刻，以形成第一掩膜图案；

35、以具有所述第一掩膜图案的所述第一掩膜层为掩膜对所述牺牲层进行蚀刻，以形成露出所述初始位线隔离结构的顶部的开口。

36、在本公开的一种示例性实施例中，在所述开口中形成保护层，包括：

37、在所述牺牲层的表面形成绝缘保护材料层，所述绝缘保护材料层填满所述开口；

38、对所述绝缘保护材料层远离所述衬底的表面进行平坦化处理；

39、去除位于所述牺牲层表面的所述绝缘保护材料层，并使位于所述开口内的所述绝缘保护材料层的顶部与所述牺牲层的表面齐平。

40、根据本公开的一个方面，提供一种半导体结构，包括：

41、衬底，包括有源区，所述有源区包括第一掺杂区和第二掺杂区；

42、目标位线结构，位于所述衬底上，所述目标位线结构包括位线导电结构和目标位线隔离结构，所述位线导电结构与所述第一掺杂区电连接，所述目标位线隔离结构覆盖所述位线导电结构的顶部和侧壁，所述目标位线隔离结构由顶部向底部依次包括第一部分和第二部分，所述第二部分在所述衬底上的正投影位于所述第一部分在所述衬底上的正投影之内；

43、导电接触结构，至少位于所述目标位线结构一侧，且与所述第二掺杂区电连接。

44、在本公开的一种示例性实施例中，在垂直于所述衬底的方向上，所述目标位线隔离结构的第一部分和第二部分的剖面呈t型。

45、在本公开的一种示例性实施例中，所述导电接触结构由所述目标位线结构的一侧延伸至所述目标位线结构的顶部。

46、在本公开的一种示例性实施例中，所述目标位线隔离结构包括绝缘覆盖层、第一隔离层、第二隔离层、第三隔离层和保护层，所述绝缘覆盖层位于所述位线导电结构的顶部，所述保护层位于所述绝缘覆盖层的顶部，所述第一隔离层随形贴附于所述位线导电结构与所述绝缘覆盖层共同构成的结构的侧壁，所述第二隔离层位于所述第一隔离层的表面，所述第三隔离层位于所述第一隔离层、所述第二隔离层及所述绝缘覆盖层共同构成的结构的表面，所述保护层作为所述第一部分，所述第二部分至少包括所述绝缘覆盖层。

47、在本公开的一种示例性实施例中，所述第一隔离层的材料与所述第三隔离层的材料相同，所述第三隔离层的材料与所述第二隔离层的材料不同。

48、在本公开的一种示例性实施例中，所述半导体结构还包括：

49、绝缘层，至少位于所述目标位线结构的一侧，所述绝缘层与所述目标位线结构围成的区域为第一接触窗口；

50、所述导电接触结构至少部分位于所述第一接触窗口内。

51、在本公开的一种示例性实施例中，所述第一接触窗口露出所述第二掺杂区的表面，所述半导体结构还包括：

52、接触插塞，位于所述第一接触窗口底部，并与所述第二掺杂区的表面接触连接，所述第一隔离层、所述第二隔离层以及所述第三隔离层的顶部均高于所述位线导电结构的顶部及所述接触插塞的顶部；

53、所述第一接触窗口内未被所述接触插塞填充的部分为第二接触窗口，所述导电接触结构位于所述第二接触窗口内，并由所述第二接触窗口延伸至其一侧的所述目标位线结构的顶部。

54、在本公开的一种示例性实施例中，所述导电接触结构包括：

55、扩散阻挡层，贴附于所述第二接触窗口的底部及侧壁，并由所述第二接触窗口延伸至其一侧的所述目标位线结构的顶部；

56、导电层，位于所述阻挡层的表面。

57、在本公开的一种示例性实施例中，所述有源区包括两个所述第二掺杂区，所述第一掺杂区位于两个所述第二掺杂区之间，每个所述第二掺杂区分别对应形成一个所述导电接触结构，对应于两个所述第二掺杂区的两个所述导电接触结构分别位于所述目标位线结构的两侧。

58、根据本公开的一个方面，提供一种存储器，包括上述任意一项所述的半导体结构。

59、本公开的半导体结构的形成方法，在形成导电接触结构之前，可在初始位线隔离结构的顶部形成保护层，在形成导电接触结构的过程中，可通过保护层对初始位线隔离结构的表面进行保护，即便在后续形成导电接触结构的过程中采用研磨或蚀刻工艺进行处理的过程中会对位线导电结构顶部的部分膜层造成损伤，其损伤的也是保护层，不会破坏初始位线隔离结构的顶部，有助于保证初始位线隔离结构的绝缘隔离效果，降低后续形成的导电接触结构与位线导电结构之间发生短路的风险，进而提高产品良率。

60、本公开的半导体结构及存储器，可通过目标位线隔离结构对位线导电结构进行绝缘保护，降低位线导电结构与周围其他结构之间发生短路或耦合的风险，有助于提高产品良率。同时，由于目标位线隔离结构的第二部分在衬底上的正投影位于第一部分在衬底上的正投影之内，即，第一部分的宽度大于第二部分的宽度，可通过第一部分的设计增加后续形成的各导电接触结构之间的绝缘结构的厚度，可降低相邻的导电接触结构之间短路的风险，可进一步提高产品良率。

61、应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。