半导体结构及其形成方法与流程

本公开涉及半导体，涉及但不限于一种半导体结构及其形成方法。

背景技术：

1、随着动态随机存取存储器(dynamic random access memory，dram，dram)工艺节点的不断缩小，高深宽比的电容管的工艺制程的稳定性至关重要。

2、相关技术中的电容管的形成过程中，在去除掩膜层和位于掩膜层之间的下电极材料时，由于掩膜层在阵列区域和外围区域的图案密度不同带来的刻蚀负载效应，导致在阵列区域(array area，aa)和外围区域(periphry area，pa)的交界处存在下电极材料的残留(下电极高度不一致)，从而影响后续的薄膜沉积过程，进而导致后续电容器的形成过程制程不稳定。另外，去除掩膜层和后续的湿法清洗步骤，均容易造成电容管的关键尺寸增大，从而导致电介质层填充后电容器短路。

技术实现思路

1、有鉴于此，本公开实施例提供一种半导体结构及其形成方法。

2、第一方面，本公开实施例提供一种半导体结构的形成方法，包括：

3、提供基底；所述基底包括叠层结构、位于所述叠层结构表面的掩膜层、以及多个贯穿所述叠层结构和所述掩膜层的刻蚀孔；

4、在多个所述刻蚀孔中形成高度相等的第一电极层；

5、去除所述掩膜层，暴露出形成于所述掩膜层中的第一电极层；

6、去除暴露出的所述第一电极层。

7、在一些实施例中，在去除所述掩膜层的过程中，所述掩膜层与所述叠层结构之间的刻蚀选择比大于所述第一电极层与所述叠层结构之间的刻蚀选择比。

8、在一些实施例中，所述在多个所述刻蚀孔中形成高度相等的第一电极层，包括：

9、在所述刻蚀孔中、以及所述掩膜层的表面形成第一初始电极层；

10、通过湿法刻蚀工艺去除位于所述掩膜层表面的第一初始电极层，直至暴露出所述掩膜层，以在多个所述刻蚀孔中形成高度相等的第一电极层。

11、在一些实施例中，所述基底包括阵列区域和外围区域；

12、位于所述阵列区域中的所述掩膜层的高度小于位于所述外围区域中的掩膜层的高度，且位于所述阵列区域的所述第一初始电极层的高度小于位于所述外围区域的第一初始电极层的高度。

13、在一些实施例中，所述去除暴露出的所述第一电极层，包括：

14、通过原子层沉积工艺，在暴露出的所述第一电极层之间、以及所述叠层结构的表面形成牺牲电极层；

15、刻蚀去除所述牺牲电极层和暴露出的所述第一电极层，直至暴露出所述叠层结构。

16、在一些实施例中，在刻蚀去除所述牺牲电极层和暴露出的所述第一电极层的过程中，所述牺牲电极层与所述叠层结构之间的刻蚀选择比等于所述第一电极层与所述叠层结构之间的刻蚀选择比。

17、在一些实施例中，所述方法还包括：

18、处理所述叠层结构，形成电容结构。

19、在一些实施例中，所述叠层结构包括牺牲层和支撑层，处理所述叠层结构，形成电容结构，包括：

20、图案化所述支撑层，以在多个相邻的第一电极层之间形成开口；

21、通过所述开口去除所述牺牲层，暴露出所述第一电极层；

22、在暴露出的所述第一电极层的表面依次形成电介质层和第二电极层，以形成所述电容结构；其中，多个所述第一电极层表面的所述电介质层相互连接、且所述电介质层表面的所述第二电极层相互连接。

23、在一些实施例中，所述叠层结构包括由下至上依次堆叠的底部支撑层、底部牺牲层、中间支撑层、顶部牺牲层和顶部支撑层；所述图案化所述支撑层，以在多个相邻的第一电极层之间形成开口和所述通过所述开口去除所述牺牲层，包括：

24、在所述顶部支撑层中形成第一开口；

25、通过所述第一开口，去除所述顶部牺牲层；

26、在所述中间支撑层中形成第二开口；

27、通过所述第二开口，去除所述底部牺牲层。

28、在一些实施例中，所述掩膜层具有初始图案，所述提供基底包括：

29、提供衬底；

30、在所述衬底表面形成初始叠层结构；

31、在所述初始叠层结构的表面形成具有所述初始图案的掩膜层；

32、通过所述掩膜层刻蚀所述初始叠层结构，以将所述初始图案转移至所述初始叠层结构中，形成所述叠层结构以及多个贯穿所述叠层结构和所述掩膜层的刻蚀孔。

33、在一些实施例中，在所述初始叠层结构的表面形成具有所述初始图案的掩膜层，包括：

34、在所述初始叠层结构的表面依次形成初始掩膜层、第一图案层和第二图案层；其中，所述第一图案层包括沿第一方向间隔排布、且沿第二方向延伸的多个第一侧墙层；所述第二图案层包括沿所述第一方向间隔排布、且沿第三方向延伸的多个第二侧墙层；所述第一方向、所述第二方向与所述第三方向为所述衬底所在平面内的任意三个方向；

35、将所述第二侧墙层与所述第一侧墙层界定的所述初始图案转移至所述初始掩膜层中，形成所述掩膜层。

36、在一些实施例中，所述第一图案层的形成步骤包括：

37、在所述初始掩膜层的表面依次形成第一绝缘层、第一初始掩膜层和具有第一预设图案的第二初始间隔层；其中，所述第一预设图案包括沿所述第一方向依次排列、且沿所述第二方向延伸的多个第一子图案，所述第一子图案暴露出部分所述第一初始掩膜层；

38、将所述第一预设图案倍增，并转移至所述第一初始掩膜层中，形成具有第二预设图案的第一初始间隔层；其中，所述第二预设图案包括沿所述第一方向依次排列、且沿所述第二方向延伸的多个第二子图案，所述第二子图案暴露出部分所述第一绝缘层；

39、将所述第二预设图案倍增，形成包含所述第一侧墙层的所述第一图案层。

40、在一些实施例中，在形成所述第一侧墙层之后，所述方法还包括：

41、在所述第一侧墙层之间的间隙中形成第二牺牲层。

42、在一些实施例中，所述第二图案层的形成步骤包括：

43、在所述第一侧墙层和所述第二牺牲层的表面依次形成第二绝缘层、第三初始掩膜层和具有第三预设图案的第四初始间隔层；其中，所述第三预设图案包括沿所述第一方向依次排列、且沿所述第三方向延伸的多个第三子图案，所述第三子图案暴露出部分所述第三初始掩膜层；

44、将所述第三预设图案倍增，并转移至所述第三初始掩膜层中，形成具有第四预设图案的第三初始间隔层；其中，所述第四预设图案包括沿所述第一方向依次排列、且沿所述第三方向延伸的多个第四子图案，所述第四子图案暴露出部分所述第二绝缘层；

45、将所述第四预设图案倍增，形成包含所述第二侧墙层的所述第二图案层。

46、第二方面，本公开实施例提供一种半导体结构，所述半导体结构通过上述实施例中的半导体结构的形成方法形成，至少包括：

47、电容结构，所述电容结构至少包括高度相等的第一电极层。

48、在一些实施例中，所述电容结构还包括：位于所述第一电极层表面的电介质层和第二电极层。

49、在一些实施例中，所述半导体结构还包括位于所述电容结构之间、且平行设置的底部支撑层、中间支撑层和顶部支撑层；

50、其中，所述底部支撑层设置于所述电容结构的底部外周，所述中间支撑层设置于所述电容结构的中间外周，所述顶部支撑层设置于所述电容结构的顶部外周。

51、本公开实施例提供的半导体结构及其形成方法，其中，半导体结构的形成方法包括：在叠层结构和掩膜层的刻蚀孔中形成高度相等的第一电极层；并依次去除掩膜层和形成于掩膜层之间的第一电极层。由于形成于叠层结构和掩膜层中的第一电极层的高度相等，即第一电极层之间没有台阶差，因此，在后续依次去除掩膜层和暴露出形成于掩膜层中的第一电极层的过程中，第一电极层不会有残留，从而可以提高半导体结构的制程稳定性。另外，由于在刻蚀孔中形成了第一电极层，因此，在去除掩膜层和后续处理叠层结构时，不会造成刻蚀孔的关键尺寸增大，从而也不会导致后续在填充电介质层时造成电容结构短路。