半导体器件及其制备方法、存储系统与流程

本申请实施方式涉及半导体，尤其涉及半导体器件及其制备方法、存储系统。

背景技术：

1、存储器(memory)是现代信息技术中用于保存信息的记忆设备，其主要功能是存储程序和各种数据，并能在计算机运行过程中高速、自动地完成程序或数据的存取。日常使用的十进制数必须转换成等值的二进制数才能存入存储器中，同理计算机中处理的各种字符例如英文字母、运算符号等也要转换成二进制代码才能存储和操作。以dram为例，随着存储器技术的快速发展，dram的存储单元尺寸越来越小，其阵列架构从8f2发展到6f2，又从6f2发展到4f2。dram通常包括多个存储单元，每个存储单元包括晶体管和电容，其主要工作原理是利用电容内存储的电荷的多寡来代表一个二进制比特是1还是0。

2、鉴于对电路布线、加工工艺等其他因素的较高要求，目前亟需一种新型的存储器。

技术实现思路

1、本申请实施方式提供的半导体器件及其制备方法、存储系统可解决或部分解决现有技术中的上述不足或现有技术中的其他不足。

2、根据本申请第一方面提供的制备半导体器件的方法，包括：

3、在晶圆上形成绝缘层和初始晶体管结构，其中，所述初始晶体管结构位于所述绝缘层中，所述初始晶体管结构的一侧形成有第一沟槽；

4、在所述第一沟槽的、沿所述绝缘层的厚度方向延伸的侧壁形成位线隔离层，其中，所述位线隔离层围设形成第二沟槽；以及

5、在所述第二沟槽中形成与所述初始晶体管结构电连接的位线导电层。

6、根据本申请第二方面提供的半导体器件，包括：

7、绝缘层；

8、介质层，与所述绝缘层接触，所述介质层朝向所述绝缘层的一侧具有凸出部，所述凸出部和所述绝缘层在平行于所述绝缘层的厚度方向的平面中的投影交叠；

9、晶体管，位于所述绝缘层中；

10、位线，包括位于所述凸出部中的位线导电层，所述位线导电层与所述晶体管的一侧电连接，所述位线导电层的、沿所述绝缘层的厚度方向延伸的侧壁包覆有位线隔离层，所述位线隔离层位于所述介质层与所述位线导电层之间。

11、根据本申请第三方面提供的存储系统，包括控制器以及本申请第二方面所述的半导体器件，所述控制器耦合至所述半导体器件，且用于控制所述半导体器件存储数据。

12、本申请实施方式提供的制备半导体器件的方法，通过在第一沟槽的侧壁形成位线隔离层，不仅可以减小位线导电层的宽度尺寸，而且还能够保证在后续工艺中实现降低寄生电容的同时，避免位线导电层的大部分表面被氧化。另外，位线隔离层的存在还能够避免形成介质沟槽的过程中位线导电层因横向刻蚀而发生弯曲或者折断。

13、本申请实施方式提供的半导体器件通过设置位线隔离层，并使位线隔离层包覆在位线导电层的侧壁，不仅可以减小位线导电层的宽度尺寸，而且还能够保证在后续工艺中实现降低寄生电容的同时，避免位线导电层的大部分表面被氧化。另外，位线隔离层的存在还能够避免为了形成介质层的凸出部而导致位线导电层因横向刻蚀发生弯曲或者折断。

14、应当理解，本部分所描述的内容并非旨在标识本申请的实施例的关键或重要特征，也不用于限制本申请的范围。本申请的其它特征将通过以下的说明书而变得容易理解。

技术特征：

1.一种制备半导体器件的方法，其特征在于，包括：

2.根据权利要求1所述的制备半导体器件的方法，其中，在所述第一沟槽的、沿所述绝缘层的厚度方向延伸的侧壁形成位线隔离层，包括：

3.根据权利要求1所述的制备半导体器件的方法，其中，在所述第二沟槽中形成与所述初始晶体管结构电连接的位线导电层之后，所述方法还包括：

4.根据权利要求3所述的制备半导体器件的方法，其中，在所述介质沟槽内填充介质层，包括：

5.根据权利要求1所述的制备半导体器件的方法，其中，在所述第一沟槽的、沿所述绝缘层的厚度方向延伸的侧壁形成位线隔离层之前，所述方法还包括：

6.根据权利要求1所述的制备半导体器件的方法，其中，在所述第二沟槽中形成与所述初始晶体管结构电接触的位线导电层之前，所述方法还包括：

7.根据权利要求1至6任一项所述的制备半导体器件的方法，其中，在所述第二沟槽中形成与所述初始晶体管结构电连接的位线导电层，包括：

8.根据权利要求1至6任一项所述的制备半导体器件的方法，其中，在晶圆上形成绝缘层和初始晶体管结构，包括：

9.根据权利要求8所述的制备半导体器件的方法，其中，自所述晶圆的第一表面在所述晶圆内形成网格状的所述绝缘层，包括：

10.根据权利要求8所述的制备半导体器件的方法，其中，基于所述晶体管柱形成所述初始晶体管结构，包括：

11.根据权利要求10所述的制备半导体器件的方法，其中，基于所述晶体管柱远离所述第一表面的端部形成漏极，包括：

12.一种半导体器件，其特征在于，包括：

13.根据权利要求12所述的半导体器件，其中，所述位线隔离层包括氮化硅层和/或碳化硅层。

14.根据权利要求12所述的半导体器件，其中，所述位线还包括金属半导体化合物层，所述金属半导体化合物层位于所述晶体管与所述位线导电层之间。

15.根据权利要求14所述的半导体器件，其中，所述金属半导体化合物层位于所述凸出部中。

16.根据权利要求14所述的半导体器件，其中，所述位线隔离层位于所述金属半导体化合物层远离所述晶体管的一侧。

17.根据权利要求12所述的半导体器件，其中，所述半导体器件还包括重掺杂半导体层，所述重掺杂半导体层位于所述晶体管与所述位线导电层之间。

18.根据权利要求17所述的半导体器件，其中，所述重掺杂半导体层位于所述凸出部中。

19.根据权利要求12所述的半导体器件，其中，所述介质层中具有空气间隙。

20.根据权利要求19所述的半导体器件，其中，所述位线的数量为多个，每个位线分别与多个所述晶体管电连接，所述空气间隙中的至少一部分位于所述介质层处于相邻两个所述位线之间的部分。

21.根据权利要求12至20任一项所述的半导体器件，其中，所述晶体管包括沿所述绝缘层厚度方向依次设置的沟道和漏极，所述位线导电层位于所述漏极远离所述沟道的一侧并与所述漏极电连接。

22.一种存储系统，其特征在于，所述存储系统包括控制器及权利要求12至21中任一项所述的半导体器件，所述控制器耦合至所述半导体器件，且用于控制所述半导体器件存储数据。

技术总结本申请公开了一种半导体器件及其制备方法、存储系统。该制备半导体器件的方法包括：在晶圆上形成绝缘层和初始晶体管结构；其中，初始晶体管结构位于绝缘层中，初始晶体管结构的一侧形成有第一沟槽；在第一沟槽的、沿绝缘层的厚度方向延伸的侧壁形成位线隔离层，位线隔离层围设形成第二沟槽；在第二沟槽中形成与初始晶体管结构电连接的位线导电层。本申请通过在第一沟槽的侧壁形成位线隔离层，使位线导电层形成于位线隔离层围设形成的第二沟槽中，不仅可以减小位线导电层的宽度尺寸，而且还能够避免位线导电层的大部分表面被氧化。另外，位线隔离层的存在还能够避免形成介质沟槽的过程中位线导电层因横向刻蚀而发生弯曲或者折断。技术研发人员：蔡志勇,刘力挽,杨康,罗兴安,周毅受保护的技术使用者：长江存储科技有限责任公司技术研发日：技术公布日：2024/7/15