半导体结构制备方法、半导体结构及存储器与流程

本公开涉及半导体，特别是涉及半导体结构制备方法、半导体结构及存储器。

背景技术：

1、在动态随机存取存储器(dynamic random access memory，dram)产品中,位线接触插塞(bite line contact，blc)通常用于连接位线(bite line，bl)和有源区(activearea，aa)，外界的电信号或者存储单元存储的信号通过位线接触插塞作为传输中介，因此，信号的传输效率受到位线接触插塞的质量与阻值的影响。

2、由于位线接触插塞的形状深度大而直径小，传统的半导体工艺在填充位线接触插塞时，在位线接触插塞内部常形成有缺陷，例如空洞(void)或缝隙(seam)，从而产生位线材料下沉(sinking)或位线接触插塞颈缩(necking)现象，导致位线接触插塞的阻值升高、质量下降，降低信号传输速率。

技术实现思路

1、基于此，本公开提供一种半导体结构制备方法、半导体结构及存储器，至少能够使得位线接触插塞的阻值降低、质量升高，从而提高信号传输速率，避免产量损失。

2、为了解决上述技术问题及其他问题，根据一些实施例，本公开的一方面提供一种半导体结构的制备方法，包括：提供衬底，衬底包括隔离结构及由隔离结构定义的有源区；于衬底的顶面形成掩膜材料层；刻蚀掩膜材料层，以形成暴露出有源区的凹槽；在凹槽内的有源区上外延形成外延材料层；采用热氧化工艺对外延材料层进行处理，以使外延材料层的至少部分表面被氧化而形成氧化物层；基于至少部分表面形成有氧化物层的外延材料层形成位线接触插塞。

3、在上述实施例的半导体结构制备方法中，在衬底上形成掩膜材料层，刻蚀掩膜材料层形成凹槽，凹槽暴露出由隔离结构定义的有源区，在凹槽内的有源区上外延形成外延材料层；采用热氧化工艺使外延材料层的至少部分表面被氧化而形成致密的氧化物层；再基于至少部分表面形成有氧化物层的外延材料层形成位线接触插塞。由于采用外延形成外延材料层的方法属于同质成核，通过在衬底上外延生长一层与衬底晶向相同的材料，外延生长成核只发生在材料表面，外延材料只会沿着衬底生长，能够避免在填充凹槽时产生例如空洞或缝隙等缺陷，避免位线材料层下沉或位线接触插塞颈缩，从而使得位线接触插塞的阻值降低且质量升高；并且，由于外延材料层在热氧化工艺过程中被氧化所形成的氧化层体积膨胀，在外延材料层表面形成氧化物界面以修复外延材料层侧表面与凹槽的侧壁之间存在的缝隙，从而提高后续基于外延材料层制造位线接触插塞的工艺稳定性，进而提升位线接触插塞的质量及信号的传输速率，避免产量损失。

4、在一些实施例中，在采用热氧化工艺对外延材料层进行处理之前，外延材料层的至少部分侧表面和凹槽的侧壁之间存在间隙；在采用热氧化工艺对外延材料层进行处理之后，间隙被外延材料层的至少部分侧表面上的氧化物层填充。

5、在一些实施例中，外延材料层的至少部分表面包括外延材料层的顶面和至少部分侧表面。

6、在一些实施例中，基于至少部分表面形成有氧化物层的外延材料层形成位线接触插塞包括：回刻蚀外延材料层以形成初始位线接触层，其中，外延材料层的顶面上的氧化物层被去除；对初始位线接触插塞执行离子注入工艺和快速热退火工艺，以形成目标位线接触层；基于目标位线接触层形成位线接触插塞。

7、在一些实施例中，在凹槽内的有源区上形成外延材料层的过程中进行原位掺杂；基于至少部分表面形成有氧化物层的外延材料层形成位线接触插塞，包括：回刻蚀外延材料层以形成目标位线接触层，其中，外延材料层的顶面上的氧化物层被去除；基于目标位线接触层形成位线接触插塞。

8、在一些实施例中，目标位线接触层呈网格排布或阵列排布。

9、在一些实施例中，掩膜材料层包括在衬底上依次层叠的第一介质材料层、第二介质材料层和第三介质材料层；刻蚀掩膜材料层，以形成暴露出有源区的凹槽，包括：刻蚀第三介质材料层、第二介质材料层及第一介质材料层，以形成暴露出有源区的凹槽，剩余的第三介质材料层构成第三介质层，剩余的第二介质材料层构成第二介质层，剩余的第一介质材料层构成第一介质层。

10、在一些实施例中，掩膜材料层包括在衬底上依次层叠的第一介质材料层、第二介质材料层和第三介质材料层；刻蚀掩膜材料层，以形成暴露出有源区的凹槽，包括：刻蚀第三介质材料层、第二介质材料层、第一介质材料层及衬底，以形成暴露出有源区的凹槽，剩余的第三介质材料层构成第三介质层，剩余的第二介质材料层构成第二介质层，剩余的第一介质材料层构成第一介质层。

11、在一些实施例中，形成位线接触插塞之后，半导体结构的制备方法还包括：去除第三介质层，其中，目标位线接触层的顶面和第二介质层的顶面齐平。

12、在一些实施例中，第一介质材料层的材料选自氮化硅、氮氧化硅、氮碳化硅或其组合；第二介质材料层的材料包括多晶硅；第三介质材料层的材料选自氧化硅、氮化硅、氮氧化硅或其组合。

13、在一些实施例中，基于目标位线接触层形成位线接触插塞包括：形成位线材料层，位线材料层覆盖目标位线接触层和第二介质层；刻蚀位线材料层和目标位线接触层，以对应形成位线结构和位线接触插塞，其中，外延材料层的至少部分侧表面上残留有氧化物层。

14、根据一些实施例，本公开的又一方面提供一种半导体结构，半导体结构包括衬底、位线接触插塞以及位线结构；衬底包括隔离结构及由隔离结构定义的有源区；位线接触插塞位于衬底上，且与有源区接触连接；位线结构位于位线接触插塞的远离衬底的一侧，且与位线接触插塞接触连接；其中，位线接触插塞为外延材料层，且位线接触插塞的至少部分表面具有外延材料层被氧化而形成的氧化物层。

15、在上述实施例的半导体结构中，由于采用外延形成外延材料层的方法属于同质成核，通过在衬底上外延生长一层与衬底晶向相同的材料，外延生长成核只发生在材料表面，外延材料只会沿着衬底生长，能够避免在填充凹槽时产生例如空洞或缝隙等缺陷，避免位线材料层下沉或位线接触插塞颈缩，从而使得位线接触插塞的阻值降低且质量升高；并且，由于外延材料层在热氧化工艺过程中氧化所形成的氧化层体积膨胀，在外延材料层表面形成氧化物界面，以修复外延材料层侧表面与凹槽的侧壁之间存在的缝隙，从而提高外延材料层在后续工艺过程中的连接稳定性，进而提升位线接触插塞的质量及信号的传输速率，避免产量损失。

16、在一些实施例中，位线结构沿第一方向延伸，且通过多个位线接触插塞与多个有源区对应连接；半导体结构还包括位于在第一方向上相邻的位线接触插塞之间的第二介质层。

17、在一些实施例中，氧化物层位于位线接触插塞的朝向第二介质层的表面上。

18、在一些实施例中，衬底包括暴露出至少部分有源区的凹槽，位线接触插塞部分位于凹槽内。

19、在一些实施例中，位线接触插塞的纵截面形状为倒梯形。

20、根据一些实施例，本公开的又一方面提供一种存储器，存储器包括上述实施例中任一项的半导体结构。

21、在上述实施例的存储器中，由于采用外延形成外延材料层的方法属于同质成核，通过在衬底上外延生长一层与衬底晶向相同的材料，外延生长成核只发生在材料表面，外延材料只会沿着衬底生长，能够避免在填充凹槽时产生例如空洞或缝隙等缺陷，避免位线材料层下沉或位线接触插塞颈缩，从而使得位线接触插塞的阻值降低且质量升高；并且，由于外延材料层在热氧化工艺过程中氧化所形成的氧化层体积膨胀，在外延材料层表面形成氧化物界面，以修复外延材料层侧表面与凹槽的侧壁之间存在的缝隙，从而提高外延材料层在后续工艺过程中的连接稳定性，进而提升位线接触插塞的质量及信号的传输速率，避免产量损失。