半导体器件的制作方法

本公开涉及一种半导体器件，具体地，涉及一种包括基板的半导体器件，该基板具有绝缘基板。

背景技术：

1、由于诸如紧凑、多功能和成本有效的特性，半导体器件已经在电子工业中变得越来越重要。半导体器件包括用于存储数据的半导体存储器件、用于处理数据的半导体逻辑器件以及包含存储元件和逻辑元件两者的混合半导体器件。

2、由于对具有快速度和/或低功耗的电子装置的需求增加，对提供快的操作速度和/或低的操作电压的半导体器件的需求已经增加。因此，需要增大半导体器件的集成密度。正在进行研究以提供高度集成的半导体器件。

技术实现思路

1、本发明构思的一实施方式提供一种具有提高的集成密度的半导体器件。

2、本发明构思的一实施方式提供一种具有提高的电特性和可靠性特性的半导体器件。

3、根据本发明构思的一实施方式，一种半导体器件可以包括基板，该基板包括绝缘基板。半导体层在基板上。有源图案在半导体层上。位线设置在绝缘基板中。位线沿着平行于基板的底表面的第一方向延伸。掩埋节点接触在垂直于基板的底表面的方向上穿透半导体层。字线在平行于基板的底表面并与第一方向交叉的第二方向上穿透有源图案。有源图案可以通过掩埋节点接触连接到位线。掩埋节点接触的顶表面可以高于有源图案的底表面。

4、根据本发明构思的一实施方式，一种半导体器件包括基板，该基板包括绝缘基板。第一沟道图案和第二沟道图案在基板上。位线设置在绝缘基板中。位线沿着平行于基板的底表面的第一方向延伸。第一字线在平行于基板的底表面并与第一方向交叉的第二方向上穿透第一沟道图案。第二字线在第二方向上穿透第二沟道图案。位线的最上表面位于比第一字线的底表面和第二字线的底表面低的水平处。

5、根据本发明构思的一实施方式，一种半导体器件包括基板，该基板包括下基板、上基板以及设置在下基板和上基板之间的绝缘基板。半导体层在基板上。有源图案在半导体层上。每个有源图案包括第一沟道图案和第二沟道图案。位线设置在绝缘基板中。位线沿着第一方向延伸，并在第二方向上彼此间隔开。掩埋节点接触在垂直于基板的底表面的方向上穿透半导体层。字线在第二方向上穿透有源图案。字线在第一方向上彼此间隔开。第一方向和第二方向平行于基板的底表面并彼此交叉。每个有源图案通过掩埋节点接触中的对应一个连接到位线中的对应一条。每个有源图案的第一沟道图案和第二沟道图案彼此间隔开，掩埋节点接触中的所述对应一个插置在第一沟道图案和第二沟道图案之间。

技术特征：

1.一种半导体器件，包括：

2.根据权利要求1所述的半导体器件，其中：

3.根据权利要求2所述的半导体器件，其中所述下掩埋节点接触通过所述上掩埋节点接触连接到所述有源图案。

4.根据权利要求2所述的半导体器件，还包括：

5.根据权利要求2所述的半导体器件，还包括围绕所述下掩埋节点接触的侧表面的绝缘衬垫。

6.根据权利要求2所述的半导体器件，还包括在所述下掩埋节点接触和所述上掩埋节点接触之间的掩埋欧姆图案。

7.根据权利要求1所述的半导体器件，其中所述有源图案包括从硅、硅锗和铟镓锌氧化物中选择的至少一种。

8.根据权利要求1所述的半导体器件，还包括：

9.根据权利要求1所述的半导体器件，其中：

10.根据权利要求1所述的半导体器件，还包括设置在所述绝缘基板和所述位线之间的屏蔽图案，所述屏蔽图案围绕所述位线的至少一部分。

11.根据权利要求10所述的半导体器件，其中所述屏蔽图案的最上表面位于比所述位线的底表面高的水平处。

12.根据权利要求1所述的半导体器件，还包括在所述绝缘基板和所述位线的侧表面之间的气隙。

13.一种半导体器件，包括：

14.根据权利要求13所述的半导体器件，其中所述位线的所述最上表面位于比所述基板的最上表面低的水平处。

15.根据权利要求13所述的半导体器件，其中所述位线连接到所述第一沟道图案和所述第二沟道图案中的每个。

16.根据权利要求13所述的半导体器件，还包括设置在所述位线上的位线节点接触，所述位线节点接触沿着所述第一方向延伸。

17.根据权利要求13所述的半导体器件，还包括在所述绝缘基板和所述位线的侧表面之间的气隙。

18.根据权利要求17所述的半导体器件，还包括设置在所述绝缘基板和所述位线的底表面之间的牺牲图案，所述牺牲图案覆盖所述气隙的下部。

19.一种半导体器件，包括：

20.根据权利要求19所述的半导体器件，还包括分别连接到每个所述有源图案的所述第一沟道图案和所述第二沟道图案的数据存储图案。

技术总结一种半导体器件可以包括基板，该基板包括绝缘基板。半导体层在基板上。有源图案在半导体层上。位线设置在绝缘基板中。位线沿着平行于基板的底表面的第一方向延伸。掩埋节点接触在垂直于基板的底表面的方向上穿透半导体层。字线在平行于基板的底表面并与第一方向交叉的第二方向上穿透有源图案。有源图案可以通过掩埋节点接触连接到位线。掩埋节点接触的顶表面可以高于有源图案的底表面。技术研发人员：张成豪,金俊秀,金一权,禹东秀,郑文泳,韩俊受保护的技术使用者：三星电子株式会社技术研发日：技术公布日：2024/7/15