半导体结构及其制备方法与流程

本公开涉及半导体，特别是涉及一种半导体结构及其制备方法。

背景技术：

1、存储器是用来存储程序和各种数据信息的记忆部件，按存储器的使用类型可分为rom(read-only memory，只读存储器)和ram(random access memory，随机存取存储器)，根据存储单元的工作原理不同，随机存取存储器分为sram(static ram，静态随机存取存储器)和dram(dynamic ram，动态随机存取存储器)，dram与sram相比具有集成度高、功耗低、价格便宜等优点，所以在大容量存储器中普遍采用。

2、然而，随着工艺节点收缩，对于器件漏电控制的要求越来越高，字线(wordline，简称wl)的尺寸越来越小，导致类似于行锤的漏电越来越大。因此，亟需提供一种半导体结构，以减少漏电流的影响。

技术实现思路

1、基于此，本公开提供一种半导体结构及其制备方法，能够降低通过字线的电场影响，减少漏电流的产生，以提高半导体的整体性能。

2、根据本公开的各种实施例，一方面提供一种半导体结构，包括衬底、第一字线结构及第二字线结构。其中，衬底包括若干个间隔的有源区及用于限定出有源区的隔离结构；第一字线结构位于隔离结构内部；第二字线结构位于有源区内部，且与第一字线结构相邻，第二字线结构的顶面不高于衬底的顶面，且第一字线结构的顶面低于第二字线结构的顶面。

3、于上述半导体结构中，由于第一字线结构的顶面低于第二字线结构的顶面，第一字线结构的高度被降低，使得第一字线结构与相邻的第二字线结构之间的横向作用面积减小，使得第一字线结构在通电时对有源区中未通电的第二字线结构的电场影响减弱，且第一字线结构与第二字线结构之间的寄生电容减小，从而减小漏电流。由于传统技术中第一字线结构与第二字线结构的顶面平齐，两者横向的作用面积较大，因此会产生寄生电容以及漏电流，影响半导体器件的性能，本公开通过降低隔离结构中第一字线结构的高度，以减小第一字线结构与第二字线结构之间的横向作用面积，从而改善漏电流的问题，提高了半导体器件的良率以及整体性能。

4、在其中一些实施例中，第一字线结构包括位于隔离结构内部的第一栅导电层，以及位于第一栅导电层与隔离结构之间的第一栅介质层；第二字线结构包括位于有源区内部的第二栅导电层，以及位于第二栅导电层与有源区之间的第二栅介质层；第一栅导电层的顶面低于第二栅导电层的顶面。

5、在其中一些实施例中，第一栅导电层包括第一金属导电层，第二栅导电层包括第二金属导电层和第二栅导电盖层，第二栅导电盖层位于第二金属导电层上方，第一金属导电层的顶面与第二金属导电层的顶面齐平。

6、在其中一些实施例中，第一栅导电层包括第一金属导电层，第二栅导电层包括第二金属导电层和第二栅导电盖层，第二栅导电盖层位于第二金属导电层上方，第一金属导电层的顶面低于第二金属导电层的顶面。

7、在其中一些实施例中，第一栅导电层包括沿衬底的厚度方向依次叠置的第一金属导电层和第一栅导电盖层；第二栅导电层包括沿衬底的厚度方向依次叠置的第二金属导电层和第二栅导电盖层，第一栅导电盖层的顶面低于第二栅导电盖层的顶面。

8、在其中一些实施例中，第一栅导电盖层的厚度与第二栅导电盖层的厚度相同，第一栅导电盖层的顶面低于第二栅导电盖层的底面。

9、在其中一些实施例中，第二字线结构的底面高于第一字线结构的底面。

10、在其中一些实施例中，隔离结构包括依次堆叠的第一介质层、绝缘层和第二介质层，第一字线结构的底面位于第二介质层的顶面上。

11、在其中一些实施例中，第一字线结构的顶面设置有第一保护盖层，第一保护盖层的顶面不低于衬底的顶面；第二字线结构的顶面设置有第二保护盖层，第二保护盖层的顶面不低于衬底的顶面。

12、根据本公开的一些实施例，本公开又一方面提供一种半导体结构的制备方法，包括如下步骤：提供衬底，衬底内包括若干个间隔的有源区及用于限定出有源区的隔离结构；于隔离结构内部形成第一字线结构，并于第一字线结构相邻的有源区内部形成第二字线结构，第二字线结构的顶面不高于衬底的顶面。

13、于上述半导体结构的制备方法中，由于第一字线结构的高度被降低，使得第一字线结构与相邻的第二字线结构之间的横向作用面积减小，使得第一字线结构在通电时对有源区中未通电的第二字线结构的电场影响减弱，且第一字线结构与第二字线结构之间的寄生电容减小，从而改善行锤导致漏电流的问题，提高了半导体器件的良率以及整体性能。

14、在其中一些实施例中，于隔离结构内部形成第一字线结构，并于第一字线结构相邻的有源区内部形成第二字线结构，包括：于隔离结构内部形成第一沟槽，并于与第一沟槽相邻的有源区内部形成第二沟槽；于第一沟槽的底部及侧壁形成第一栅介质层，并于第二沟槽的底部及侧壁形成第二栅介质层；于第一栅介质层上形成第一栅导电层，并于第二栅介质层上形成第二栅导电层，第一栅导电层的顶面低于第二栅导电层的顶面。

15、在其中一些实施例中，于第一栅介质层上形成第一栅导电层，并于第二栅介质层上形成第二栅导电层，包括：于第一沟槽内部以及第二沟槽内部形成顶面平齐的导电材料层，导电材料层的顶面低于衬底的顶面；于第二沟槽内的导电材料层的上方形成第二栅导电盖层，第一沟槽内部的导电材料层形成第一金属导电层，第二沟槽内部的导电材料层形成第二金属导电层，第一金属导电层构成第一栅导电层，第二金属导电层与第二栅导电盖层共同构成第二栅导电层。

16、在其中一些实施例中，于第二沟槽内的导电材料层的上方形成第二栅导电盖层，包括：于导电材料层顶面形成顶面平齐的牺牲材料层，牺牲材料层的顶面低于衬底的顶面；去除第一沟槽内部的牺牲材料层，第二沟槽内部的牺牲材料层形成第二栅导电盖层。

17、在其中一些实施例中，于第一栅介质层上形成第一栅导电层，并于第二栅介质层上形成第二栅导电层，包括：于第一沟槽内部以及第二沟槽内部形成顶面平齐的导电材料层，导电材料层的顶面低于衬底的顶面，第二沟槽内部的导电材料层构成第二金属导电层；去除第一沟槽内的部分导电材料层，第一沟槽内剩余的导电材料层构成第一金属导电层；于第一金属导电层及第二金属导电层的顶面形成厚度相同的牺牲材料层，第一沟槽内部的牺牲材料层形成第一栅导电盖层，第二沟槽内部的牺牲材料层形成第二栅导电盖层，第一金属导电层与第一栅导电盖层共同构成第一栅导电层，第二金属导电层与第二栅导电盖层共同构成第一栅导电层。

18、在其中一些实施例中，去除第一沟槽内的部分导电材料层，包括：在形成导电材料层之后，于衬底上形成顶面齐平的牺牲层，牺牲层填充满第一沟槽的剩余间隙及第二沟槽的剩余间隙；于牺牲层上形成图形化掩膜层；以图形化掩膜层为掩膜版刻蚀第一沟槽内的牺牲层及导电材料层，得到第一金属导电层。

技术特征：

1.一种半导体结构，其特征在于，包括：

2.根据权利要求1所述的半导体结构，其特征在于，所述第一字线结构包括位于所述隔离结构内部的第一栅导电层，以及位于所述第一栅导电层与所述隔离结构之间的第一栅介质层；所述第二字线结构包括位于所述有源区内部的第二栅导电层，以及位于所述第二栅导电层与所述有源区之间的第二栅介质层；

3.根据权利要求2所述的半导体结构，其特征在于，所述第一栅导电层包括第一金属导电层，所述第二栅导电层包括第二金属导电层和第二栅导电盖层，所述第二栅导电盖层位于所述第二金属导电层上方，所述第一金属导电层的顶面与所述第二金属导电层的顶面齐平。

4.根据权利要求2所述的半导体结构，其特征在于，所述第一栅导电层包括第一金属导电层，所述第二栅导电层包括第二金属导电层和第二栅导电盖层，所述第二栅导电盖层位于所述第二金属导电层上方，所述第一金属导电层的顶面低于所述第二金属导电层的顶面。

5.根据权利要求2所述的半导体结构，其特征在于，所述第一栅导电层包括沿所述衬底的厚度方向依次叠置的第一金属导电层和第一栅导电盖层；所述第二栅导电层包括沿所述衬底的厚度方向依次叠置的第二金属导电层和第二栅导电盖层，所述第一栅导电盖层的顶面低于所述第二栅导电盖层的顶面。

6.根据权利要求5所述的半导体结构，其特征在于，所述第一栅导电盖层的厚度与所述第二栅导电盖层的厚度相同，所述第一栅导电盖层的顶面低于所述第二栅导电盖层的底面。

7.根据权利要求1-6任一项所述的半导体结构，其特征在于，所述第二字线结构的底面高于所述第一字线结构的底面。

8.根据权利要求7所述的半导体结构，其特征在于，所述隔离结构包括依次堆叠的第一介质层、绝缘层和第二介质层，所述第一字线结构的底面位于所述第二介质层的顶面上。

9.根据权利要求1-6任一项所述的半导体结构，其特征在于，所述第一字线结构的顶面设置有第一保护盖层，所述第一保护盖层的顶面不低于所述衬底的顶面；所述第二字线结构的顶面设置有第二保护盖层，所述第二保护盖层的顶面不低于所述衬底的顶面。

10.一种半导体结构的制备方法，其特征在于，包括如下步骤：

11.根据权利要求10所述的半导体结构的制备方法，其特征在于，所述于所述隔离结构内部形成第一字线结构，并于所述第一字线结构相邻的有源区内部形成第二字线结构，包括：

12.根据权利要求11所述的半导体结构的制备方法，其特征在于，所述于所述第一栅介质层上形成第一栅导电层，并于所述第二栅介质层上形成第二栅导电层，包括：

13.根据权利要求12所述的半导体结构的制备方法，其特征在于，于所述第二沟槽内的所述导电材料层的上方形成第二栅导电盖层，包括：

14.根据权利要求11所述的半导体结构的制备方法，其特征在于，所述于所述第一栅介质层上形成第一栅导电层，并于所述第二栅介质层上形成第二栅导电层，包括：

15.根据权利要求14所述的半导体结构的制备方法，其特征在于，所述去除所述第一沟槽内的部分导电材料层，包括：

技术总结本公开涉及一种半导体结构、存储器及其制备方法，半导体结构包括：衬底，衬底包括若干个间隔的有源区及用于限定出有源区的隔离结构；第一字线结构，位于隔离结构内部；第二字线结构，位于有源区内部，且与第一字线结构相邻，第二字线结构的顶面不高于衬底的顶面，且第一字线结构的顶面低于第二字线结构的顶面。上述半导体结构通过降低隔离结构中第一字线结构的高度，以减小第一字线结构与第二字线结构之间的横向作用面积，从而改善漏电流的问题，提高了半导体器件的良率以及整体性能。技术研发人员：夏兆杰受保护的技术使用者：长鑫存储技术有限公司技术研发日：技术公布日：2024/7/15