半导体装置以及该半导体装置的制造方法与流程

本公开总体上涉及半导体装置及其制造方法，更具体地，涉及一种三维半导体装置以及该半导体装置的制造方法。

背景技术：

1、半导体装置包括利用金属氧化物半导体场效应晶体管(mosfet)配置的集成电路。随着半导体装置的尺寸和设计规则逐渐减小，mosfet的缩小逐渐加快。

2、mosfet的缩小可能导致短沟道效应等，因此，半导体装置的操作特性可能劣化。因此，已研究了各种方法用于在克服由于半导体装置的高集成而引起的限制的同时形成具有更好性能的半导体装置。

3、此外，这种集成电路追求操作可靠性和低功耗。因此，已研究了在更小的空间中形成具有更高可靠性和更低功耗的装置的方法。

技术实现思路

1、根据本公开的一方面，提供了一种半导体装置，该半导体装置可包括：层叠结构；源极结构，其包括朝着层叠结构突出的第一突出部；沟道结构，该沟道结构穿透层叠结构，该沟道结构连接到源极结构；第一隧道绝缘层，其插置在沟道结构和层叠结构之间；第一数据存储层，其插置在第一隧道绝缘层和层叠结构之间；以及第一阻挡层，其插置在第一数据存储层和层叠结构之间，其中，第一突出部与第一隧道绝缘层的底表面、第一数据存储层的底表面和第一阻挡层的侧壁接触。

2、根据本公开的另一方面，提供了一种半导体装置，该半导体装置可包括：源极结构；层叠结构；沟道结构，该沟道结构穿透层叠结构，该沟道结构连接到源极结构；以及第一存储器层，其插置在沟道结构和层叠结构之间，其中，源极结构包括在第一存储器层和沟道结构之间突出的第一突出部，其中，第一突出部具有阶梯结构。

3、根据本公开的另一方面，提供了一种制造半导体装置的方法，该方法可包括以下步骤：形成源极牺牲层；在源极牺牲层上方形成层叠结构；形成存储器层，其中，该存储器层穿透层叠结构并且包括隧道绝缘层和围绕该隧道绝缘层的数据存储层；去除源极牺牲层以暴露存储器层；以及去除数据存储层的第一暴露区域，其中，当数据存储层的第一暴露区域被去除时，隧道绝缘层的第二暴露区域的一部分被去除。

4、根据本公开的另一方面，提供了一种制造半导体装置的方法，该方法可包括以下步骤：形成包括源极牺牲层的源极结构；在源极结构上方形成层叠结构；形成穿透层叠结构的沟道结构、围绕沟道结构的隧道绝缘层、围绕隧道绝缘层的数据存储层和围绕数据存储层的阻挡层；去除源极牺牲层以暴露阻挡层；蚀刻阻挡层以暴露数据存储层；蚀刻数据存储层以暴露隧道绝缘层；以及选择性地蚀刻隧道绝缘层，其中隧道绝缘层的氮的浓度高于阻挡层的氮的浓度。

技术特征：

1.一种半导体装置，该半导体装置包括：

2.根据权利要求1所述的半导体装置，其中，所述第一突出部的与所述第一隧道绝缘层、所述第一数据存储层和所述第一阻挡层接触的表面具有阶梯形状。

3.根据权利要求1所述的半导体装置，其中，所述第一隧道绝缘层的所述底表面、所述第一数据存储层的所述底表面和所述第一阻挡层的底表面位于不同的水平处。

4.根据权利要求1所述的半导体装置，其中，所述第一阻挡层的底表面位于比所述第一隧道绝缘层的所述底表面的水平和所述第一数据存储层的所述底表面的水平低的水平处。

5.根据权利要求1所述的半导体装置，其中，所述第一数据存储层的所述底表面位于比所述第一隧道绝缘层的所述底表面的水平低的水平处。

6.根据权利要求1所述的半导体装置，其中，所述第一突出部的所述第二部分与所述第一突出部的所述第一部分的底表面接触。

7.根据权利要求1所述的半导体装置，其中，所述第一突出部的所述第二部分的宽度大于所述第一突出部的所述第一部分的宽度。

8.根据权利要求1所述的半导体装置，其中，所述第一突出部的所述第一部分的宽度与所述第一隧道绝缘层的宽度相同。

9.根据权利要求1所述的半导体装置，其中，所述第一隧道绝缘层的宽度小于所述第一阻挡层的宽度。

10.一种制造半导体装置的方法，该方法包括以下步骤：

11.根据权利要求10所述的方法，其中，在去除所述数据存储层的所述第一暴露区域的步骤中，所述数据存储层的所述第一暴露区域被蚀刻的速度比所述隧道绝缘层的所述第二暴露区域被蚀刻的速度快。

12.根据权利要求10所述的方法，其中，使用第一蚀刻材料来去除所述数据存储层的所述第一暴露区域和所述隧道绝缘层的所述第二暴露区域的一部分。

13.根据权利要求12所述的方法，其中，所述第一蚀刻材料包括磷酸。

14.根据权利要求10所述的方法，其中，所述数据存储层包括氮化物，并且

15.一种制造半导体装置的方法，该方法包括以下步骤：

16.根据权利要求15所述的方法，其中，蚀刻所述数据存储层的步骤包括以下步骤：去除所述隧道绝缘层的一部分。

技术总结本申请涉及半导体装置以及该半导体装置的制造方法。提供了一种半导体装置及其制造方法。该半导体装置包括：层叠结构；源极结构；沟道结构，该沟道结构穿透层叠结构，该沟道结构连接到源极结构；以及第一存储器层，其插置在沟道结构和层叠结构之间。源极结构包括在第一存储器层和沟道结构之间突出的第一突出部。技术研发人员：李南宰受保护的技术使用者：爱思开海力士有限公司技术研发日：技术公布日：2024/7/15