半导体结构及其形成方法与流程

本公开涉及半导体制造，尤其涉及一种半导体结构及其形成方法。

背景技术：

1、动态随机存储器(dynamic random access memory，dram)是计算机等电子设备中常用的半导体装置，其由多个存储单元构成，每个存储单元通常包括晶体管和电容器。所述晶体管的栅极与字线电连接、源极与位线电连接、漏极与电容器电连接，字线上的字线电压能够控制晶体管的开启和关闭，从而通过位线能够读取存储在电容器中的数据信息，或者将数据信息写入到电容器中。

2、为了提高dram等半导体结构的存储容量和集成度，dram等半导体结构已从二维(2d)结构向三维(3d)结构发展。第一阶梯结构能够很好的辅助实现dram等半导体结构的三维工艺。但是，当前的第一阶梯结构在面积占比、以及电容耦合效应等方面都面临较大的挑战，从而限制了dram等半导体结构性能的进一步改进。

3、因此，如何减少第一阶梯结构整体的投影面积，并降低半导体结构内部的电容耦合效应，从而改善半导体结构的性能，是当前亟待解决的技术问题。

技术实现思路

1、本公开一些实施例提供的半导体结构及其形成方法，用于减少第一阶梯结构的投影面积，并降低半导体结构内部的电容耦合效应，以改善半导体结构的性能。

2、根据一些实施例，本公开提供了一种半导体结构，包括：

3、衬底；

4、堆叠结构，位于所述衬底的顶面上，所述堆叠结构包括沿第一方向间隔排布的多个存储层，所述存储层包括沿第二方向间隔排布的多个存储单元，所述第一方向垂直于所述衬底的顶面，所述第二方向平行于所述衬底的顶面；

5、信号线组，包括沿所述第一方向间隔排布的多条信号线，所述信号线沿所述第二方向延伸且与所述存储层中的多个所述存储单元电连接；

6、第一阶梯结构，包括与多条所述信号线一一对应电连接的多个第一台阶，所述第一台阶沿第三方向凸出设置于所述信号线，且多个所述第一台阶在所述衬底的顶面上的投影沿所述第二方向排布，所述第三方向平行于所述衬底的顶面，且所述第二方向与所述第三方向相交。

7、在一些实施例中，还包括：

8、导电柱结构，包括与多个所述第一台阶一一对应电连接的多个导电柱，所述导电柱沿所述第一方向延伸且位于相应第一台阶上方，且在任意两个所述导电柱中，与较靠近所述衬底的所述第一台阶电连接的所述导电柱沿所述第二方向的宽度大于与较远离所述衬底的所述第一台阶电连接的所述导电柱沿所述第二方向的宽度。

9、在一些实施例中，所述第一台阶部分位于所述信号线沿所述第三方向的端面上、部分位于所述信号线沿第一方向的顶面上；或者，

10、所述第一台阶在所述信号线沿所述第三方向的端面上的投影全部位于对应的所述信号线沿所述第三方向的端面内。

11、在一些实施例中，所述第一阶梯结构中全部的所述第一台阶均沿所述第三方向延伸，且所述第一阶梯结构中全部的所述第一台阶沿所述第三方向的长度相等，且沿所述第一方向顺序排布的多个所述第一台阶在所述第二方向上以相同的顺序间隔排布。

12、在一些实施例中，至少两个所述堆叠结构沿所述第三方向间隔排布，两个所述信号线组分别与两个所述堆叠结构对应电连接；

13、两个所述信号线组分布于所述第一阶梯结构沿所述第三方向的相对两侧，所述第一台阶沿所述第三方向的一端电连接一个所述信号线组中的一条所述信号线、所述第一台阶沿所述第三方向的另一端电连接另一个所述信号线组中的一条所述信号线。

14、在一些实施例中，还包括：

15、隔离层，包括沿所述第二方向交替排布的第一隔离层和第二隔离层，所述第一隔离层位于所述第一台阶的顶面，所述第二隔离层位于沿所述第二方向相邻的两个所述第一台阶之间，所述第二隔离层的底面低于相邻的所述第一隔离层的底面。

16、在一些实施例中，相邻的两个所述第一台阶沿所述第二方向相对的端面位于同一平行于所述第一方向的平面，所述半导体结构还包括：

17、介质层，所述介质层连续覆盖沿所述第二方向排布的多个所述第一台阶。

18、根据另一些实施例，本公开还提供了一种半导体结构的形成方法，包括如下步骤：

19、提供衬底；

20、形成堆叠结构于所述衬底的顶面上，所述堆叠结构包括沿第一方向间隔排布的多个存储层，所述存储层包括沿第二方向间隔排布的多个存储单元，所述第一方向垂直于所述衬底的顶面，所述第二方向平行于所述衬底的顶面；

21、形成信号线组于所述衬底上，所述信号线组包括沿所述第一方向间隔排布的多条信号线，所述信号线沿所述第二方向延伸且与所述存储层中的多个所述存储单元电连接；

22、形成第一阶梯结构于所述衬底上，所述第一阶梯结构包括与多条所述信号线一一对应电连接的多个第一台阶，所述第一台阶沿第三方向凸出设置于所述信号线，且多个所述第一台阶在所述衬底的顶面上的投影沿所述第二方向排布，所述第三方向平行于所述衬底的顶面，且所述第二方向与所述第三方向相交。

23、在一些实施例中，形成第一阶梯结构于所述衬底上的步骤包括：

24、于所述衬底上形成第二阶梯结构，所述第二阶梯结构沿所述第三方向位于所述信号线组的端部，且所述第二阶梯结构包括沿所述第一方向排布的多个第二台阶，在沿所述第一方向相邻的两个所述第二台阶中，较靠近所述衬底的一个所述第二台阶沿所述第二方向凸出于另一个所述第二台阶；

25、于所述第二阶梯结构上形成所述第一阶梯结构，且多个所述第一台阶一一位于多个所述第二台阶上。

26、在一些实施例中，所述第二阶梯结构的顶面位于所述信号线组中最顶面的所述信号线的顶面之下且每一所述第二台阶的顶面平齐于或低于相邻所述信号线的底面，于所述第二阶梯结构上形成所述第一阶梯结构的步骤包括：

27、沉积阶梯材料于所述第二阶梯结构上，形成连续覆盖所述第二阶梯结构中的多个所述第二台阶的初始第一阶梯结构；所述初始第一阶梯结构与所述信号线组相接；

28、去除覆盖于所述第二台阶的侧壁上的所述阶梯材料，形成多个所述第一台阶、以及位于相邻的两个所述第一台阶之间的第一沟槽。

29、在一些实施例中，形成多个所述第一台阶、以及位于相邻的两个所述第一台阶之间的第一沟槽之后，还包括如下步骤：

30、形成覆盖所述第一台阶的顶面的第一隔离层；

31、形成填充满所述第一沟槽的第二隔离层，所述第二隔离层的顶面与所述第一隔离层的顶面平齐，所述第一隔离层和所述第二隔离层共同构成隔离层。

32、在一些实施例中，形成填充满所述第一沟槽的第二隔离层之后，还包括如下步骤：

33、形成沿所述第一方向贯穿所述第一隔离层且暴露所述第一台阶的通孔，在任意两个所述通孔中，较靠近所述衬底的一个所述通孔的内径大于较远离所述衬底的所述通孔的内径；

34、形成填充满所述通孔的导电柱。

35、在一些实施例中，所述第二阶梯结构的顶面位于所述信号线组中最顶面的所述信号线的顶面之上且至少部分所述第二台阶的顶面平齐于或低于相邻所述信号线的底面，于所述第二阶梯结构上形成所述第一阶梯结构的步骤包括：

36、于所述第二阶梯结构上形成一一位于多个所述第二台阶上且相互独立的牺牲层，所述牺牲层与相邻的所述信号线相接；

37、形成连续覆盖多个所述牺牲层、以及多个所述第二台阶的介质层；

38、去除所述牺牲层，于所述第二台阶与所述介质层之间形成第二沟槽；

39、于所述第二沟槽内形成位于所述第二台阶上的所述第一台阶。

40、在一些实施例中，于所述第二阶梯结构上形成一一位于多个所述第二台阶上且相互独立的牺牲层的步骤包括：

41、形成连续覆盖所述第二阶梯结构上的多个所述第二台阶的初始牺牲层；

42、去除覆盖于所述第二台阶侧壁上的所述初始牺牲层、以及位于所述第二台阶上的部分所述初始牺牲层，保留于所述第二台阶上的所述初始牺牲层作为所述牺牲层。

43、在一些实施例中，至少两个所述堆叠结构沿所述第三方向间隔排布，两个所述信号线组分别与两个所述堆叠结构对应电连接；形成第一阶梯结构于所述衬底上的步骤包括：

44、于所述衬底上形成位于沿所述第三方向相邻的两个所述信号线组之间的所述第一阶梯结构，所述第一台阶沿所述第三方向的一端电连接一个所述信号线组中的一条所述信号线、所述第一台阶沿所述第三方向的另一端电连接另一个所述信号线组中的一条所述信号线。

45、本公开一些实施例提供的半导体结构及其形成方法，通过在信号线组沿第三方向的端部设置第一阶梯结构，且所述第一阶梯结构中的多个第一台阶沿所述第三方向一一凸出设置于所述信号线且与所述信号线电连接，且多个所述第一台阶在所述衬底的顶面上的投影沿所述第二方向排布，不仅减少整个所述第一阶梯结构在衬底的顶面上的投影面积，而且还能够增大与相邻的两条所述信号线电连接的两个所述第一台阶之间的距离，从而减少所述半导体结构内部的电容耦合效应，实现对所述半导体结构电性能的改善。