半导体结构及其形成方法与流程

本公开涉及半导体，涉及但不限于一种半导体结构及其形成方法。

背景技术：

1、随着动态随机存取存储器(dynamic random access memory，dram)工艺节点的不断缩小，高深宽比的电容管的制备尤为重要。

2、相关技术中的电容管的形成过程中，通常去除位于叠层结构表面的掩膜层中的电极材料层，如此，会导致形成的电容管的高度小、容量低。

技术实现思路

1、有鉴于此，本公开实施例提供一种半导体结构及其形成方法。

2、第一方面，本公开实施例提供一种半导体结构的形成方法，包括：提供叠层结构；所述叠层结构包括多个间隔排布的第一电极层，所述第一电极层包括超出于所述叠层结构的顶表面的第一突出部；在所述第一突出部的顶表面形成导电层。

3、在一些实施例中，在所述第一突出部的顶表面形成导电层，包括：形成覆盖所述第一突出部的初始导电层；去除位于所述第一突出部侧壁的所述初始导电层，剩余的所述初始导电层构成所述导电层。

4、在一些实施例中，所述导电层的高度小于任意相邻两个所述第一突出部之间间距的一半。

5、在一些实施例中，所述第一突出部和所述导电层构成第二突出部；所述第一电极层还包括位于所述叠层结构之间的主体部，所述方法还包括：在所述第二突出部之间形成填充层；图案化所述填充层和所述叠层结构，以暴露出所述第二突出部和所述主体部；在暴露出的所述主体部和所述第二突出部的表面依次形成电介质层和第二电极层，以形成电容结构。

6、在一些实施例中，所述叠层结构包括牺牲层和支撑层，图案化所述填充层和所述叠层结构，以暴露出所述第二突出部和所述主体部，包括：图案化所述填充层和所述支撑层，以在相邻多个所述第二突出部之间、相邻的多个所述主体部之间形成开口；通过所述开口去除所述牺牲层，以暴露出所述第二突出部和所述主体部。

7、在一些实施例中，所述叠层结构包括由下至上依次堆叠的底部支撑层、底部牺牲层、中间支撑层、顶部牺牲层和顶部支撑层；所述图案化所述填充层和所述支撑层，以在多个相邻的所述第二突出部之间、相邻的多个所述主体部之间形成开口和通过所述开口去除所述牺牲层，以暴露出所述第二突出部和所述主体部，包括：在所述填充层和所述第二突出部的表面形成具有特定图案的光阻层；所述特定图案包括多个子图案，所述子图案暴露部分所述填充层；通过所述光阻层，刻蚀暴露出的所述填充层、以及位于所述填充层之下的所述顶部支撑层，形成第一开口；通过所述第一开口，去除所述顶部牺牲层，暴露出部分所述中间支撑层；刻蚀暴露出的所述中间支撑层，形成第二开口；通过所述第二开口，去除所述底部牺牲层，以暴露出所述主体部和所述第二突出部。

8、在一些实施例中，所述填充层包括支撑填充层或牺牲填充层；在所述第二突出部之间形成填充层，包括：在所述叠层结构和所述第二突出部的表面形成覆盖所述第二突出部的初始支撑填充层或初始牺牲填充层；回刻所述初始支撑填充层或所述初始牺牲填充层，直至暴露出所述第二突出部，形成所述支撑填充层或所述牺牲填充层。

9、在一些实施例中，在通过所述第一开口，去除所述顶部牺牲层的同时，去除所述牺牲填充层。

10、在一些实施例中，所述提供叠层结构，包括：提供衬底；在所述衬底表面形成叠层结构和掩膜层；所述叠层结构和所述掩膜层均包括多个对应的刻蚀孔；在所述刻蚀孔中形成所述第一电极层；所述第一电极层包括位于所述叠层结构之间的所述主体部和位于所述掩膜层之间的所述第一突出部；去除所述掩膜层，暴露出所述第一突出部。

11、在一些实施例中，所述衬底包括阵列区域和外围区域；位于所述阵列区域中的所述掩膜层的高度小于位于所述外围区域中的所述掩膜层的高度。

12、在一些实施例中，在所述刻蚀孔中形成所述第一电极层，包括：在所述刻蚀孔中、以及所述掩膜层的表面形成第一初始电极层；采用湿法刻蚀技术，刻蚀所述第一初始电极层，暴露出所述掩膜层，形成所述第一电极层。

13、在一些实施例中，位于所述阵列区域的所述第一初始电极层的高度小于位于所述外围区域的所述第一初始电极层的高度。

14、在一些实施例中，所述第一电极层的高度相等。

15、第二方面，本公开实施例提供一种半导体结构，至少包括：衬底；位于所述衬底表面的电容结构，所述电容结构至少包括第一电极层和位于所述第一电极层表面的导电层；所述第一电极层包括主体部和位于所述主体部之上的第一突出部；位于所述主体部顶部外周的顶部支撑层，所述第一突出部超出于所述顶部支撑层的顶表面。

16、在一些实施例中，所述第一突出部和所述导电层构成第二突出部；所述半导体结构还包括：位于所述第二突出部外周、且位于所述顶部支撑层表面的支撑填充层。

17、本公开实施例提供的半导体结构及其形成方法，其中，半导体结构的形成方法包括：提供叠层结构；叠层结构包括多个第一电极层，且第一电极层包括超出叠层结构顶表面的第一突出部；在第一突出部的顶表面形成导电层。由于在第一突出部的顶表面形成了导电层，且导电层和第一突出部能够在后续制程中作为电容结构的下电极层，由此增加了下电极层的高度，因此，本公开实施例中形成的电容结构相较于相关技术中的电容结构高度更高、容量更大。

技术特征：

1.一种半导体结构的形成方法，其特征在于，所述方法包括：

2.根据权利要求1所述的方法，其特征在于，在所述第一突出部的顶表面形成导电层，包括：

3.根据权利要求1或2所述的方法，其特征在于，所述导电层的高度小于任意相邻两个所述第一突出部之间间距的一半。

4.根据权利要求3所述的方法，其特征在于，所述第一突出部和所述导电层构成第二突出部；所述第一电极层还包括位于所述叠层结构之间的主体部，所述方法还包括：

5.根据权利要求4所述的方法，其特征在于，所述叠层结构包括牺牲层和支撑层，图案化所述填充层和所述叠层结构，以暴露出所述第二突出部和所述主体部，包括：

6.根据权利要求5所述的方法，其特征在于，所述叠层结构包括由下至上依次堆叠的底部支撑层、底部牺牲层、中间支撑层、顶部牺牲层和顶部支撑层；所述图案化所述填充层和所述支撑层，以在相邻多个所述第二突出部之间、相邻的多个所述主体部之间形成开口和通过所述开口去除所述牺牲层，以暴露出所述第二突出部和所述主体部，包括：

7.根据权利要求6所述的方法，其特征在于，所述填充层包括支撑填充层或牺牲填充层；在所述第二突出部之间形成填充层，包括：

8.根据权利要求7所述的方法，其特征在于，在通过所述第一开口，去除所述顶部牺牲层的同时，去除所述牺牲填充层。

9.根据权利要求4至8任一项所述的方法，其特征在于，所述提供叠层结构，包括：

10.根据权利要求9所述的方法，其特征在于，所述衬底包括阵列区域和外围区域；位于所述阵列区域中的所述掩膜层的高度小于位于所述外围区域中的所述掩膜层的高度。

11.根据权利要求10所述的方法，其特征在于，在所述刻蚀孔中形成所述第一电极层，包括：

12.根据权利要求11所述的方法，其特征在于，位于所述阵列区域的所述第一初始电极层的高度小于位于所述外围区域的所述第一初始电极层的高度。

13.根据权利要求9所述的方法，其特征在于，所述第一电极层的高度相等。

14.一种半导体结构，其特征在于，至少包括：

15.根据权利要求14所述的半导体结构，其特征在于，所述第一突出部和所述导电层构成第二突出部；所述半导体结构还包括：位于所述第二突出部外周、且位于所述顶部支撑层表面的支撑填充层。

技术总结本公开实施例提供一种半导体结构及其形成方法，所述方法包括：提供叠层结构；所述叠层结构包括多个间隔排布的第一电极层，所述第一电极层包括超出于所述叠层结构的顶表面的第一突出部；在所述第一突出部的顶表面形成导电层。技术研发人员：宛强,问明亮,夏军,占康澍,李森,刘涛受保护的技术使用者：长鑫存储技术有限公司技术研发日：技术公布日：2024/7/15