LIN总线的控制驱动电路、LIN总线芯片和微处理芯片的制作方法

本技术涉及电子，具体地涉及一种lin总线的控制驱动电路、lin总线芯片和微处理芯片。

背景技术：

1、局域互联网络(local interconnect network，lin)，是一种低成本、低速的单线串行通讯网络，适用于对网络的带宽、性能或容错功能没有过高要求的应用，如汽车分布式电子系统。在系统应用中，lin总线的斜率会对系统的电磁兼容性(electromagneticcompatibility)产生影响，如斜率过高时，会容易导致电磁干扰(electromagneticinterference，emi)，斜率过低时，又会影响信号的传递速率，因此，lin驱动器的工业技术规范通常规定lin总线具有预定斜率，以便减小在高频下的电磁发射。目前，对于l in总线的斜率控制多通过米勒电容的米勒效应进行，但是，输入到米勒电容的信号容易包含很多噪声，以至于影响输入信号的质量，从而影响对li n总线斜率控制的精确性，同时，仅通过米勒电容进行斜率控制，能耗过大。

技术实现思路

1、有鉴于此，本技术提供一种lin总线的控制驱动电路、lin总线芯片和微处理芯片，以用于对lin总线斜率进行精确控制，且降低电路能耗。

2、第一方面，本技术实施例提供了一种lin总线的控制驱动电路，包括：

3、电源电路，用于输出电源信号；

4、斜率控制电路，用于基于所述电源信号输出控制信号；

5、端口输出电路，包括隔离模块、电压控制电路、下拉电路和lin端口，其中，所述隔离模块用于对所述控制信号进行滤波隔离，所述电压控制电路用于基于所述滤波隔离后的控制信号输出控制电压，所述下拉电路用于根据所述控制电压控制所述lin端口输出的所述lin总线的信号斜率。。

6、本技术实施例提供的技术方案，通过设置隔离模块对控制信号进行滤波隔离，保证了控制信号的质量，提高了对于lin总线斜率控制的精确性，同时，本技术还设置了下拉电路，通过对下拉电路的控制，来改变lin总线的输出信号大小，可以降低电路能耗。

7、在一些可能的实现方式中，所述隔离模块包括第一滤波电路，所述第一滤波电路包括第一电阻和第一电容，所述第一电阻的第一端与所述斜率控制电路的输出端电连接，所述第一电阻的第二端与所述第一电容的第一端电连接，所述第一电容的第二端接地。

8、在本技术实施例中，第一滤波电路可以对斜率控制电路发送过来的控制信号进行滤波，以消除控制信号中的噪声，保证控制信号的信号质量。

9、在一些可能的实现方式中，所述电压控制电路包括第一晶体管，所述第一晶体管的控制端与所述第一电容的第一端电连接，所述第一晶体管的第一端外接一电压源，所述第一晶体管的第二端通过第二滤波电路与所述下拉电路的控制端电连接。

10、在本技术实施例中，第一晶体管可以是图4中的第三nmos管m3。

11、在一些可能的实现方式中，所述第二滤波电路包括第二电阻和第二晶体管的栅源极电容，所述第二电阻的第一端与所述第一晶体管的第二端电连接，所述第二电阻的第二端接地，所述栅源极电容的第一端与所述第二电阻的第一端以及所述第二晶体管的控制端电连接，所述栅源极电容的第二端与所述第二晶体管的第二端电连接。

12、在本技术实施例中，通过第二滤波电路可以对第二晶体管控制端的输入信号进行滤波隔离，进一步消除信号中的噪声，保证对第二晶体管控制的精确性。

13、在一些可能的实现方式中，所述第一晶体管为0阈值晶体管。

14、在本技术实施例中，设置第一晶体管为0阈值晶体管，使得第一晶体管的第二端电压(源极电压)基本等于控制端电压(栅极电压)，保证了对于第二晶体管控制电压的可控性。

15、在一些可能的实现方式中，所述下拉电路包括第二晶体管，所述第二晶体管的控制端与所述电压控制电路的输出端电连接，所述第二晶体管的第一端与所述l in端口的输出端电连接，所述第二晶体管的第二端接地。

16、在本技术实施例中，第二晶体管可以是图4中的第四nmos管m4。

17、在本技术实施例中，当第四nmos管m4导通时，第四nmos管m4对lin输出端口的输出电压进行下拉，以实现lin总线输出信号的高电平跳变，当第四nmos管m4关闭时，第四nmos管m4停止对lin输出端口的输出电压的下拉，以实现lin总线输出信号的高电平跳变，即第四nmos管m4通过对lin总线输出端口的电压进行跳变控制，来控制lin总线的信号输出斜率。

18、在一些可能的实现方式中，所述隔离模块还包括第三滤波电路，所述第三滤波电路用于对所述li n总线的驱动信号进行低频滤波。

19、在一些可能的实现方式中，所述第三滤波电路包括第二电容和第三电阻，所述第二电容的第一端与所述第一电阻的第二端电连接，所述第二电容的第二端与所述第三电阻的第一端电连接，所述第三电阻的第二端与所述li n端口的输入端电连接。

20、在本技术实施例中，第三滤波电路为高通滤波电路，高通滤波电路通过对输入lin总线的驱动信号进行低频滤波，可以降低lin总线上高频干扰对地的阻抗。

21、在一些可能的实现方式中，所述电源电路包括：

22、第一电流源，用于输入电流信号；

23、第一电流镜，用于基于所述电流信号输出电源信号，所述电源信号包括所述电流信号的多个镜像电流信号。

24、本技术实施例中，第一电流源可以是图4中的电流源i1，第一电流源用于为整个电路提供驱动电流。

25、在一些可能的实现方式中，所述第一电流镜包括：

26、输入单元，用于接收所述第一电流源输入的电流信号；

27、第一镜像单元，用于根据所述电流信号输出第一镜像电流信号，所述第一镜像电流信号用于使所述斜率控制电路输出放电控制信号；

28、第二镜像单元，用于根据所述电流信号输出第二镜像电流信号，所述第二镜像电流信号用于使所述斜率控制电路输出充电控制信号。

29、在一些可能的实现方式中，所述输入单元包括第三晶体管，所述第三晶体管的第一端外接一电压源，所述第三晶体管的控制端与所述第三晶体管的第二端电连接，所述第三晶体管的第二端与所述第一电流源电连接。

30、在本技术实施例中，输入单元可以是图4中的第一pmos管p1，第一pmos管p1用于根据第一电流源输入的电流信号在第一镜像单元和第二镜像单元中产生镜像电流，以使第一镜像单元输出第一镜像电流信号，第二镜像单元输出第二镜像电流信号。

31、在一些可能的实现方式中，所述第一镜像单元包括第四晶体、第五晶体管、第六晶体管和第七晶体管，所述第四晶体管的第一端和所述第六晶体管的第一端外接一电压源，所述第四晶体管的控制端和所述第六晶体管的控制端与所述第三晶体管的控制端电连接，所述第四晶体管的第二端与所述第五晶体管的第一端电连接，所述第五晶体管的第一端与所述第五晶体管的控制端电连接，所述第五晶体管的第二端接地，所述第六晶体管的第二端与所述斜率控制电路的输入端电连接，所述第七晶体管的第一端与所述斜率控制电路的输出端电连接，所述第七晶体管的控制端与所述第五晶体管的控制端电连接，所述第七晶体管的第二端接地。

32、在本技术实施例中，第四晶体可以是图4中的第二pmos管p2，第五晶体管可以是图4中的第一nmos管n1，第六晶体管可以是图4中的第三pmos管p3，第七晶体管可以是图4中的第二nmos管n2。

33、在一些可能的实现方式中，所述第二镜像单元包括第八晶体管和第九晶体管，所述第八晶体管的第一端和所述第九晶体管的第一端外接一电压源，所述第八晶体管的控制端和所述第九晶体管的控制端与所述第三晶体管的控制端电连接，所述第八晶体管的第二端和所述第九晶体管的第二端与所述斜率控制电路的输入端电连接。

34、在本技术实施例中，第八晶体管以是图4中的第四pmos管p4，第九晶体管以是图4中的第五pmos管p5。

35、本技术实施例通过电流镜向斜率控制电路提供电流，可以在外部输入电压波动或大范围变化时输出电流保持不变，从而提供稳定的电流信号，以保证对lin总线输出电压的稳定控制。同时，通过电流镜可以灵活的调整输入斜率控制电路的电流大小，保证电路的电流需求，且降低电路功率损耗。

36、在一些可能的实现方式中，所述斜率控制电路包括：

37、充电控制电路，用于基于所述电源信号输出充电控制信号，所述充电控制信号用于对所述端口输出电路进行充电控制，以使li n端口输出的所述li n总线的信号下降；

38、放电控制电路，用于基于所述电源信号输出放电控制信号，所述放电控制信号用于对所述端口输出电路进行放电控制，以使li n端口输出的所述li n总线的信号上升。

39、在一些可能的实现方式中，所述充电控制电路包括第四电阻和第三电容，所述第四电阻的第一端与所述电源电路的第八晶体管的第二端电连接，所述第四电阻的第二端接地，所述第四电阻的第一端还与所述第三电容的第一端电连接，所述第三电容的第二端接地，所述第三电容的第一端还与所述电源电路的第九晶体管的第二端和所述斜率控制电路的输出端电连接。

40、在一些可能的实现方式中，所述放电控制电路包括第五电阻和第四电容，所述第五电阻的第一端与所述电源电路的第六晶体管的第二端电连接，所述第五电阻的第二端接地，所述第五电阻的第一端还与所述第四电容的第一端电连接，所述第四电容的第二端接地，所述第四电容的第一端还与所述斜率控制电路的输出端以及所述电源电路的第七晶体管的第一端电连接。

41、在一些可能的实现方式中，所述斜率控制电路还包括第十晶体管和第十一晶体管，所述第十晶体管第一端与所述第四电阻的第二端电连接，所述第十晶体管的控制端与所述第十晶体管的第一端电连接，所述第十晶体管的第二端接地，所述第十一晶体管的第一端与所述第五电阻的第二端电连接，所述第十一晶体管的控制端与所述第十一晶体管的第一端电连接，所述第十一晶体管的第二端接地，所述第十晶体管和所述第十一晶体管用于根据所述第二晶体管的阈值电压控制所述电压控制电路输出的控制电压。。

42、在本技术实施例中，第十晶体管可以是图5中的第五nmos管m5，第十一晶体管可以是图5中的第六nmos管m6。

43、在本技术实施例中，可通过调节与第五nmos管m5和第六nmos管m6分别相连的第四电阻和第五电阻的电压，来调整第三nmos管m3的控制端电压，从而控制第四nmos管m4的下拉电流，这种调节有助于帮助电路适应由于工艺变化而引起的阈值电压波动，从而保证lin通信线的电压跳变符合预期，提高电路的稳定性和可靠性。

44、在一些可能的实现方式中，所述斜率控制电路还包括第一开关和第二开关，所述第一开关并联于第三电容上，所述第二开关并联于第四电容上。

45、在本技术实施例中，第一开关可以是图6中的开关s7，第二开关可以是图6中的开关s8。

46、在本技术实施例中，在第三电容上并联第一开关，在第四电容上并联第二开关，可以防止在电路上电或下电过程中可能产生的电压尖峰对第三电容和/或第四电容造成损害。

47、在一些可能的实现方式中，所述斜率控制电路还包括：

48、工艺温度补偿电路，用于对所述下拉电路的工艺误差和温度误差进行补偿；

49、电压补偿电路，用于在电压源电压发生变化时，对电压源电压进行补偿。

50、在一些可能的实现方式中，工艺温度补偿电路包括第二电流源、第十二晶体管、第一运算放大器、第六电阻和第二电流镜，所述第二电流源的输出端与所述第十二晶体管的第一端电连接，所述第十二晶体管的控制端与所述第十二晶体管的第一端电连接，所述第十二晶体管的第二端接地，所述第一运算放大器的正相输入端与所述第十二晶体管的第一端电连接，所述第一运算放大器的反相输入端与所述第一运算放大器的输出端电连接，所述第一运算放大器的输出端与所述第六电阻的第一端电连接，所述第五电阻的第二端接地，所述第一运算放大器的输出端还与所述第二电流镜的控制输入端电连接，所述第二电流镜的输出端与所述电源电路的输入端(第一晶体管的控制端)电连接。

51、在本技术实施例中，第十二晶体管可以是图8中的第七nmos管m7，其中第七nmos管m7的规格型号与第四nmos管m4相同，以保证工艺温度补偿电路对于第四nmos管m4的工艺误差补偿和温度误差补偿。

52、在一些可能的实现方式中，所述第二电流镜包括第十三晶体管、第十四晶体管、第十五晶体管和第十六晶体管，所述第十三晶体管的第一端和所述第十四晶体管的第一端外接一电压源，所述第十三晶体管的控制端与所述第一运算放大器的输出端电连接，所述第十三晶体管的第二端与所述第六电阻的第一端和所述第一运算放大器的反相输入端电连接，所述第十四晶体管的控制端与所述第十三晶体管的控制端电连接，所述第十四晶体管的第二端与所述第十五晶体管的第一端电连接，所述第十五晶体管的第一端与所述第十五晶体管的控制端电连接，所述第十五晶体管的第二端接地，所述第十六晶体管的控制端与所述第十五晶体管的控制端电连接，所述第十六晶体管的第一端与所述第一晶体管的控制端电连接，所述第十六晶体管的第二端接地。

53、在本技术实施例中，第十三晶体管可以是图8中的第六pmos管p6，第十四晶体管可以是图8中的第七pmos管p7，第十五晶体管可以是图8中的第八nmos管m8，第十六晶体管可以是图8中的第九nmos管m9。

54、在本技术实施例中，第二电流源输出的电流与温度成正比，能够随温度变化自动调整充放电电流，因此可通过引入第二电流源来进行温度补偿。而由第二电流源、第一运算放大器和第二电流镜组成工艺温度补偿电路可以在第四nmos管m4由于工艺导致阈值电压变化时，适应性的提高或降低第四nmos管m4的控制端电压，从而对第四nmos管m4的工艺误差进行补偿。

55、在一些可能的实现方式中，所述电压补偿电路包括第一电压源、分压电阻、第二运算放大器和第七电阻，所述第一电压源通过所述分压电阻接地，所述第二运算放大器的正相输入端与所述分压电阻的分压输出端电连接，所述第二运算放大器的反相输入端与所述第二运算放大器的输出端电连接，所述第二运算放大器的输出端与所述第七电阻的第一端电连接，所述第七电阻的第二端接地，所述第七电阻的第一端还与所述第一晶体管的第二端电连接。

56、在本技术实施例中，分压电阻包括第八电阻和第九电阻，其中，第八电阻的第一端与第一电压源的输出端电连接，第八电阻的第二端与第九电阻的第一端电连接，第九电阻的第二端接地，第八电阻和第九电阻的连接线上设置有分压输出端。

57、本技术实施例通过第八电阻和第九电阻的分压以及第二集成运算放大器的电流调整，可以保持斜率控制电路在不同电压源电压下的性能一致，从而确保lin信号的上升和下降时间不因电压波动而受影响。

58、第二方面，本技术实施例提供了一种lin总线芯片，包括如第一方面任一项所述的控制驱动电路。

59、第三方面，本技术实施例提供了一种微处理芯片，包括如第二方面任一项所述的lin总线芯片。