一种低延时抗单粒子瞬态和单粒子翻转的锁存器电路的制作方法

所属的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述的存储装置、处理装置的具体工作过程及有关说明，可以参考前述方法实施例中的对应过程，在此不再赘述。本领域技术人员应该能够意识到，结合本文中所公开的实施例描述的各示例的模块、方法步骤，能够以电子硬件、计算机软件或者二者的结合来实现，软件模块、方法步骤对应的程序可以置于随机存储器(ram)、内存、只读存储器(rom)、电可编程rom、电可擦除可编程rom、寄存器、硬盘、可移动磁盘、cd-rom、或内所公知的任意其它形式的存储介质中。为了清楚地说明电子硬件和软件的可互换性，在上述说明中已经按照功能一般性地描述了各示例的组成及步骤。这些功能究竟以电子硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。本领域技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本发明的范围。术语“第一”、“第二”等是用于区别类似的对象，而不是用于描述或表示特定的顺序或先后次序。术语“包括”或者任何其它类似用语旨在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备/装置不仅包括那些要素，而且还包括没有明确列出的其它要素，或者还包括这些过程、方法、物品或者设备/装置所固有的要素。至此，已经结合附图所示的优选实施方式描述了本发明的技术方案，但是，本领域技术人员容易理解的是，本发明的保护范围显然不局限于这些具体实施方式。在不偏离本发明的原理的前提下，本领域技术人员可以对相关技术特征做出等同的更改或替换，这些更改或替换之后的技术方案都将落入本发明的保护范围之内。

背景技术：

1、随着航天器内部电子元器件数量及复杂度的提升，空间辐射效应已经成为影响集成电路甚至是航天器性能的关键因素。依据辐射粒子类型及作用机制，辐射效应可以分为瞬时剂量率效应，总剂量效应，单粒子效应等。其中单粒子效应是指高能重离子、质子和中子等入射到半导体材料中，在材料中激发大量电子空穴对，在电场，浓度梯度等的作用下导致电路出现数据翻转和扰动，甚至是永久性故障。

2、按照产生错误的程度，单粒子效应引发的错误可以分为永久性的硬错误和非永久性的软错误两类。单粒子瞬态(single event transient，set)和单粒子翻转(singleevent upset，seu)是see导致集成电路软错误的主要来源。单粒子瞬态是指高能粒子轰击器件敏感区后，在电场的作用下，电离出大量电子-空穴对，电荷被敏感节点收集而引发的电压电流瞬时波动，当瞬态脉冲在电路中传播时，引发电路输出错误；单粒子翻转是指电路敏感节点收集电荷后，引发的存储电路逻辑状态翻转。对于组合逻辑电路与触发器电路构成的时序单元，当单粒子瞬态脉冲沿组合逻辑电路传播并被时序单元捕获锁存，容易导致电路输出错误。

3、锁存器电路是构成触发器电路的基本单元，保证其抗辐射能力至关重要。目前，广泛使用的抗单粒子翻转加固方法主要包括三模冗余结构(tmr)、双端互锁结构(dualinterlocked storage cell，dice)等；抗单粒子瞬态加固方法包括滤波等。虽然上述结构具有一定抑制seu和set的的作用，但随着集成电路特征尺寸的不断降低，对于功耗和延时的要求提升，传统加固结构面积与功耗开销过大，适用性降低。

技术实现思路

1、为了解决现有技术中的上述问题，即传统的锁存器电路功耗、成本、适用性和延时难以满足需求的问题，本发明提供了一种低延时抗单粒子瞬态和单粒子翻转的锁存器电路，所述电路包括：

2、时钟产生电路101、第一传输门电路102、缓冲电路103、第二传输门电路104、第三传输门电路105和锁存电路106；

3、所述时钟产生电路101向第一传输门电路102、第二传输门电路104、第三传输门电路105和锁存电路106提供时钟信号；

4、第一传输门电路102的输入端、第二传输门电路104的输入端和第三传输门电路105的输入端连接后作为低延时抗单粒子瞬态和单粒子翻转的锁存器电路的输入端；

5、第一传输门电路102的输出端连接缓冲电路103的输入端；

6、所述缓冲电路103，包括串联的施密特触发器电路301和反相器电路302；

7、第二传输门电路104的输出端和第三传输门电路105的输出端分别连接至锁存电路106的第一输入端和锁存电路106的第二输入端；

8、锁存电路106的输出端与缓冲电路103的输出端连接后作为低延时抗单粒子瞬态和单粒子翻转的锁存器电路的信号输出端。

9、进一步的，所述时钟产生电路101具体为：

10、第一pmos管p101和第一nmos管n101组成；

11、包括：原始时钟信号端，原始时钟信号同时作为正相时钟信号，正相时钟信号通过时钟产生电路101产生反相时钟信号；

12、第一pmos管p101的栅极连接第一nmos管n101的栅极和正相时钟信号输出端；

13、第一pmos管p101的漏极连接第一nmos管n101的漏极和反相时钟信号输出端；

14、第一pmos管p101的源极接电源地，第一nmos管n101的源极接电源地。

15、进一步的，所述第一传输门电路102，包括第二pmos管p201和第二nmos管n201；

16、第二pmos管p201的栅极连接反相时钟信号输出端，第二pmos管p201的源极连接第二nmos管n201的源极和第一传输门电路102的输出端，第二pmos管p201的漏极连接第二nmos管n201的漏极和第一传输门电路102的输入端。

17、进一步的，所述施密特触发器电路301，具体为：缓冲电路103的输入端同时连接至第一施密特pmos管p301的栅极、第二施密特pmos管p302的栅极、第一施密特nmos管n301的栅极和第二施密特nmos管n302的栅极；

18、第一施密特pmos管p301的源极连接电源vdd，第一施密特pmos管p301的漏极连接至第二施密特pmos管p302的源极和第三施密特pmos管p303的源极；

19、第二施密特pmos管p302的漏极同时连接至第一公共节点和第一施密特nmos管n301的漏极；

20、第一施密特nmos管n301的源极同时连接至第二施密特nmos管n302的漏极和第三施密特nmos管p303的源极；

21、第二施密特nmos管n302的源极接电源地；

22、第三施密特pmos管p303的栅极连接至第一公共节点；第三施密特pmos管p303的漏极接电源地；

23、第三施密特nmos管n303的栅极连接至第一公共节点；第三施密特nmos管n303的漏极连接电源；

24、第一公共节点还连接至反相器电路302的输入端。

25、进一步的，所述反相器电路302具体为：

26、由反向器电路302的输入端同时连接至第一反相器pmos管p304的栅极和第一反相器nmos管n304的栅极；

27、第一反相器pmos管p304的源极连接电源地；第一反相器pmos管p304的漏极与第一反相器nmos管n304的漏极连接后连接至反相器电路302的输出端；

28、第一反相器nmos管n304的源极连接电源。

29、进一步的，所述锁存电路106包括第一级堆叠双路反相器601、第一级钟控双路反相器602、第二级堆叠双路反相器603、第二级钟控双路反相器604和钟控c单元电路605；

30、所述锁存电路106的第一输入端同时与第一级堆叠双路反相器601的p输入端、第二级堆叠双路反相器603的n输入端和第一级钟控双路反相器602的输出端相连；

31、所述锁存电路106的第二输入端同时与第一级堆叠双路反相器601n输入端、第二级堆叠双路反相器603p输入端和第二级钟控双路反相器604的输出端相连；

32、第一级堆叠双路反相器601的输出端连接至第一输出节点；第一输出节点同时与第一级钟控双路反相器602的p输入端、第二级钟控双路反相器604的n输入端和钟控c单元电路605的第一输入端连接；

33、第二级堆叠双路反相器603的输出端连接至第二输出节点；第二输出节点同时与第一级钟控双路反相器602的n输入端、第二级钟控双路反相器604的p输入端和钟控c单元电路605的第二输入端连接；

34、钟控c单元电路605的输出端连接作为锁存电路106的输出端。

35、进一步的，所述第一级堆叠双路反相器601，具体为：

36、包括第一堆叠pmos管p611、第二堆叠pmos管p612、第一堆叠nmos管n611和第二堆叠nmos管n612；

37、其中，第一堆叠pmos管p611的栅极与第二堆叠pmos管p612的栅极共同连接至第一级堆叠双路反相器601的第一输入端；第一堆叠pmos管p611的源极连接电源，第一堆叠pmos管p611的漏极连接第二堆叠pmos管p612的源极；

38、第二堆叠pmos管p612的漏极与第一堆叠nmos管n611的漏极共同连接至第一级堆叠双路反相器601的输出端；

39、第一堆叠nmos管n611的栅极与第二堆叠nmos管n612的栅极共同连接至第一级堆叠双路反相器601的第二输入端；第一堆叠nmos管n611的源极与第二堆叠nmos管n612的漏极连接；

40、第二堆叠nmos管n612的源极接电源地。

41、所述第一级钟控双路反相器602，基于第一双控pmos管p621、第二双控pmos管p622、第一双控nmos管n621和第二双控nmos管n622构建；

42、第一双控pmos管p621的源极连接电源，第一双控pmos管p621的栅极连接第一级钟控双路反相器602的第一输入端，第一双控pmos管p621的漏极连接第二双控pmos管p622的源极；

43、第二双控pmos管p622的栅极连接第一级钟控双路反相器602的正相时钟输入端，第二双控pmos管p622的漏极和第一双控nmos管n621的漏极共同连接至第一级钟控双路反相器602的输出端；

44、第一双控nmos管n621的栅极连接第一级钟控双路反相器602的反相时钟端，第一双控nmos管n621的源极连接第二双控nmos管n622的漏极；

45、第二双控nmos管n622的栅极连接第一级钟控双路反相器602的第二输入端，第二双控nmos管n622的源极接电源地。

46、进一步的，所述钟控c单元电路605，包括第一钟控pmos管p651、第二钟控pmos管p652、第三钟控pmos管p653、第一钟控nmos管n651、第二钟控nmos管n652、第三钟控nmos管n653；

47、第一钟控pmos管p651的源极连接电源，第一钟控pmos管p651的栅极与第三钟控nmos管n653的栅极共同连接钟控c单元电路605的第一输入端，第一钟控pmos管p651的漏极连接第二钟控pmos管p652的源极；

48、第二钟控pmos管p652的栅极与第二钟控nmos管n652的栅极共同连接钟控c单元电路605的第二输入端，第二钟控pmos管p652的漏极连接至第三钟控pmos管p653的源极；

49、第三钟控pmos管p653的栅极连接至第一钟控nmos管n651的正相时钟输入端，第三钟控pmos管p653的漏极与第一钟控nmos管n651的漏极连接后连接至钟控c单元电路605的输出端；

50、第一钟控nmos管n651的栅极连接第一钟控nmos管n651的反相时钟输入端，第一钟控nmos管n651的源极连接至第二钟控nmos管n652的漏极；

51、第二钟控nmos管n652的源极连接第三钟控nmos管n653的漏极；

52、第三钟控nmos管n653的源极连接电源地。

53、本发明的有益效果：

54、(1)本发明提供的一种低延时抗单粒子瞬态和单粒子翻转的锁存器电路，基于采用双路反相器的冗余互锁结构实现内部节点的单粒子翻转加固，并基于施密特触发器实现单粒子瞬态加固，抗单粒子性能较好，延时低，易于实现。

55、(2)本发明通过第一传输门电路102和缓冲电路103构成的传输单元实现传输状态下的高速传输和set过滤，并利用第二传输门电路104和第三传输门电路105实现锁存状态下电路内部存储节点的单粒子翻转加固。