一种半导体器件及其制备方法

本公开涉及半导体，尤其涉及一种半导体器件及其制备方法。

背景技术：

1、动态随机存储器(dram，dynamic random access memory)是业界应用最为广泛的随机存储器，其主流的结构为一个薄膜晶体管(tft，thin film transistor)配合一个电容(capacitance)结合的方式，即1t1c的方式。氧化物半导体以其出色的关态电流在tft中的应用愈发广泛，导致dram中2t0c技术的兴起(即通过两个tft配合实现存储，不需要电容的设置)，但是氧化物半导体相对开态迁移率相对较低3～15cm2/vs，导致晶体管器件的在工作状态下的驱动电流较小，严重影响了dram的读写信息的速率。

技术实现思路

1、本公开实施例的目的在于提供一种半导体器件及其制备方法，用以解决现有技术中氧化物半导体相对开态迁移率相对较低导致读写信息速率受到影响的问题。

2、本公开的实施例采用如下技术方案：一种半导体器件，包括：衬底；设置在所述衬底一侧表面的绝缘层，所述绝缘层上开设有多个沿第一方向延伸的凹槽，多个所述凹槽沿第二方向依次平行设置，所述第一方向和所述第二方向为所述衬底所在平面内互相垂直的方向；在所述绝缘层远离所述衬底一侧表面沿所述第一方向依次设置的第一电极层和第二电极层，所述第一电极层和所述第二电极层之间具有间隔区域；在所述第一电极层和所述第二电极层远离所述衬底一侧表面设置的半导体层，所述半导体层在所述衬底上的正投影与所述第一电极层、所述第二电极层以及所述间隔区域在所述衬底上的正投影之间均具有重合区域，所述半导体层覆盖所有沟道凹槽的底部和侧壁，所述沟道凹槽为位于所述间隔区域内的所述凹槽至少一部分槽体；在所述半导体层远离所述绝缘层一侧表面设置的栅极介质层，所述栅极介质层在所述衬底上的正投影与所述间隔区域在所述衬底上的正投影之间具有重合区域，所述栅极介质层在所述衬底上的正投影与第一电极层和所述第二电极层在所述衬底上的正投影之间不具有重合区域，所述栅极介质层覆盖所述沟道凹槽内的所述半导体层远离所述沟道凹槽底部和侧壁一侧的表面；在所述栅极介质层远离所述半导体层一侧表面设置的栅极层，所述栅极层在所述衬底上的正投影与所述间隔区域在所述衬底上的正投影之间具有重合区域，所述栅极层完全填充至少一部分所述沟道凹槽。

3、在一些实施例中，所述凹槽的宽度在1纳米至500纳米之间。

4、在一些实施例中，所述凹槽的深度在10纳米至10000纳米之间。

5、在一些实施例中，在所述第二方向上相邻的两个所述凹槽之间的间距在1纳米至500纳米之间。

6、在一些实施例中，所述栅极介质层基于以下任意一种材料制备而成：氧化铝al2o3、二氧化铪hfo2、氧化铝铪hfalo、氧化锆铪hfzro、氮化硅sin、二氧化硅sio2、氮氧化硅sion。

7、在一些实施例中，所述栅极层、所述第一电极层和所述第二电极层基于以下任意一种材料制备而成：钨w、钼mo、钽ta、氮化钛tin、氮化钽tan、金au、铂pt。

8、在一些实施例中，所述半导体层基于以下任意一种材料制备而成：氧化铟镓锌igzo、氧化铟锡ito、硅si、锗ge、锗化硅sige、氮化镓gan、砷化镓gaas、磷化铟inp。

9、在一些实施例中，所述绝缘层基于以下任意一种材料制备而成：二氧化硅sio2、氮化硅sin、含有碳元素的氧化硅sico、氮氧化硅sion。

10、本公开实施例还提供了一种如上述的半导体器件的制备方法，包括：提供一衬底；在所述衬底的一侧表面制备绝缘层，并在所述绝缘层远离所述衬底的一侧表面开设多个沿第一方向延伸的凹槽，多个所述凹槽沿第二方向依次平行设置，所述第一方向和所述第二方向为所述衬底所在平面内互相垂直的方向；在所述绝缘层远离所述衬底一侧表面沿所述第一方向依次制备第一电极层和第二电极层，所述第一电极层和所述第二电极层之间具有间隔区域；在所述第一电极层和所述第二电极层远离所述衬底一侧表面制备半导体层，所述半导体层在所述衬底上的正投影与所述第一电极层、所述第二电极层以及所述间隔区域在所述衬底上的正投影之间均具有重合区域，所述半导体层覆盖所有沟道凹槽的底部和侧壁，所述沟道凹槽为位于所述间隔区域内的所述凹槽至少一部分槽体；在所述半导体层远离所述绝缘层一侧表面制备栅极介质层，所述栅极介质层在所述衬底上的正投影与所述间隔区域在所述衬底上的正投影之间具有重合区域，所述栅极介质层在所述衬底上的正投影与第一电极层和所述第二电极层在所述衬底上的正投影之间不具有重合区域，所述栅极介质层覆盖所述沟道凹槽内的所述半导体层远离所述沟道凹槽底部和侧壁一侧的表面；在所述栅极介质层远离所述半导体层一侧表面制备栅极层，所述栅极层在所述衬底上的正投影与所述间隔区域在所述衬底上的正投影之间具有重合区域，所述栅极层完全填充至少一部分所述沟道凹槽。

11、在一些实施例中，基于以下任意一种工艺在所述绝缘层远离所述衬底一侧表面开设所述凹槽：双重图形化和牺牲层去除工艺、多重图形化工艺、光刻工艺。

12、本公开实施例的有益效果在于：在不影响半导体器件的有效沟道长度和半导体器件的水平面积的情况下，通过凹槽的设置提升了有效沟道的宽度，实现利用水平沟道和垂直沟道结合的方式提高驱动电流的密度，达到存储器件的读写信息速率的提升。

技术特征：

1.一种半导体器件，其特征在于，包括：

2.根据权利要求1所述的半导体器件，其特征在于，所述凹槽的宽度在1纳米至500纳米之间。

3.根据权利要求1所述的半导体器件，其特征在于，所述凹槽的深度在10纳米至10000纳米之间。

4.根据权利要求1所述的半导体器件，其特征在于，在所述第二方向上相邻的两个所述凹槽之间的间距在1纳米至500纳米之间。

5.根据权利要求1所述的半导体器件，其特征在于，所述栅极介质层基于以下任意一种材料制备而成：

6.根据权利要求1所述的半导体器件，其特征在于，所述栅极层、所述第一电极层和所述第二电极层基于以下任意一种材料制备而成：

7.根据权利要求1所述的半导体器件，其特征在于，所述半导体层基于以下任意一种材料制备而成：

8.根据权利要求1至7中任一项所述的半导体器件，其特征在于，所述绝缘层基于以下任意一种材料制备而成：

9.一种如权利要求1至8中任一项所述的半导体器件的制备方法，其特征在于，包括：

10.根据权利要求9所述的制备方法，其特征在于，基于以下任意一种工艺在所述绝缘层远离所述衬底一侧表面开设所述凹槽：

技术总结本公开提供了一种半导体器件及其制备方法，该器件包括：衬底；绝缘层，绝缘层上开设有多个沿第一方向延伸的凹槽；第一电极层和第二电极层，第一电极层和第二电极层之间具有间隔区域；半导体层，半导体层覆盖所有沟道凹槽的底部和侧壁，沟道凹槽为位于间隔区域内的凹槽至少一部分槽体；栅极介质层，栅极介质层覆盖沟道凹槽内的半导体层远离沟道凹槽底部和侧壁一侧的表面；栅极层，栅极层完全填充至少一部分沟道凹槽。本公开在不影响半导体器件的有效沟道长度和半导体器件的水平面积的情况下，通过凹槽的设置提升了有效沟道的宽度，实现利用水平沟道和垂直沟道结合的方式提高驱动电流的密度，达到存储器件的读写信息速率的提升。技术研发人员：李俊杰,许高博,周娜,张琛琛,高建峰,卢一泓,杨涛,李俊峰,罗军,陈睿受保护的技术使用者：中国科学院微电子研究所技术研发日：技术公布日：2024/7/29