含超晶格外延插入的外延片及其制备方法、晶体管与流程

本发明涉及半导体，具体涉及一种含超晶格外延插入的外延片、一种含超晶格外延插入的外延片的制备方法和一种高电子迁移率晶体管。

背景技术：

1、氮化镓gan或氮化铝镓gaaln（下称“氮化（铝）镓”）高电子迁移率晶体管（hemt，high electron mobility transistors）具有优良的射频性能，在射频功率放大器、射频开关等射频器件方面具有良好的应用前景。氮化（铝）镓高电子迁移率晶体管由于氮化（铝）镓的材料特性，一般采用异质衬底外延技术制备，常用的外延衬底有碳化硅sic、硅si和蓝宝石。目前已经被广泛应用的基站射频功率放大器用氮化（铝）镓射频器件基本都是采用碳化硅衬底技术，但由于碳化硅衬底成本比较高，人们开始寻求在成本较低而且面积更大的硅衬底上制备氮化（铝）镓高电子迁移率晶体管。

2、使用常规工艺制备硅基氮化（铝）镓射频器件，测试结果发现存在较大的衬底射频损耗，可能导致该射频损耗的原因主要有三种：一、在硅衬底上制备氮化（铝）镓高电子迁移率晶体管时，由于氮化（铝）镓外延生长过程为高温工艺，氮化（铝）镓外延生长的氮化铝aln成核层中铝原子会与硅衬底发生互扩散，由于铝原子在硅中表现为p型杂质，将会导致成核层下面的硅衬底形成空穴导电的p型半导体，这层p型导电层会引起射频损耗的增加；二、氮化（铝）镓外延层底部的氮化铝成核层质量比较差，存在一定量的载流子，使得成核层为非绝缘层，从而引起射频损耗；三、由于氮化铝具有显著的自发极化和压电极化效应，从而导致氮化铝成核层与硅衬底界面存在大量的极化正电荷，由此诱导硅表面形成三角形势阱并形成二维电子气（2deg，two-dimensional electron gas）的聚集，从而导致界面处电阻降低，增大射频损耗。

3、上述的射频损耗会引起射频器件射频性能的降低，比如插入损耗、功率增益、线性度等方面的劣势。

技术实现思路

1、为解决上述技术问题，经研究发现如果在硅衬底上生长一层碳化硅后，再生长氮化铝成核层等氮化（铝）镓外延结构，可以从以下三个方面来降低射频器件的射频损耗：

2、1、在硅衬底上外延氮化（铝）镓外延层工艺中，氮化（铝）镓外延层与硅衬底之间非故意互相扩散可以在界面形成低电阻的导电沟道，而在硅衬底上生长的碳化硅可以抑制氮化铝成核层与硅衬底之间的相互扩散，从而难以形成导电沟道，从而降低射频损耗。

3、2、硅衬底上外延生长一层碳化硅后，降低了硅衬底与氮化铝成核层的晶格失配度（硅（111）面与氮化铝的晶格失配度高达20%），氮化铝成核层在晶格失配度较小的碳化硅表面生长（碳化硅与氮化铝的晶格失配度为1.2%），可以获得晶格质量良好的氮化铝外延晶体薄膜，避免了氮化铝成核层缺陷和载流子的形成，提高了氮化铝成核层的绝缘性。

4、3、虽然氮化铝成核层具有显著的自发极化和压电极化效应，会在氮化铝和碳化硅界面有一定的极化正电荷，但是由于碳化硅和氮化铝功函数相近，并且由于碳化硅是宽禁带材料，虽然会使得碳化硅导带发生向下弯曲，但是还无法做到电子的积累以形成二维电子气，从而无法形成导电沟道，相比在硅衬底上外延氮化铝成核层具有更高的绝缘性，可以降低射频损耗。

5、然而，经进一步研究还发现，在上述硅衬底上生长碳化硅的方案中，由于碳化硅与硅衬底的晶格失配度较大，在硅衬底上生长碳化硅时，由于晶格失配原因无法沉积较厚的碳化硅，对于作为衬底与外延层之间的碳化硅外延插入层，当其较薄时，对氮化铝成核层与硅衬底的互扩散效果的抑制会减弱，对上述射频损耗的降低效果会减弱，并且同样由于晶格失配原因导致碳化硅外延插入层出现大量的缺陷，由此导致氮化铝成核层缺陷的增多，从而引起最终外延层缺陷增大。

6、鉴于此，本发明提供了一种含超晶格外延插入的外延片及其制备方法、晶体管，能够大大提高外延插入层的生长厚度和晶格质量，从而在提高外延层质量的同时，有效降低最终制成的射频器件的射频损耗。

7、本发明采用的技术方案如下：

8、一种含超晶格外延插入的外延片，包括：衬底，所述衬底为硅衬底；外延层，所述外延层位于所述衬底之上，所述外延层为多层结构，所述外延层的最下层为成核层；外延插入层，所述外延插入层位于所述衬底与所述外延层之间，所述外延插入层包括自下而上依次层叠的第一至第m个超晶格层及碳化硅层，其中，每个超晶格层由sicx子层和sicy子层周期性地交替层叠构成，第i+1个超晶格层中c的平均含量大于第i个超晶格层中c的平均含量，m为大于1的整数，i为小于m的正整数，x、y的取值范围为[0，1]，且在同一个超晶格层中x、y的取值不同。

9、可选地，m的取值范围为[2，4]。

10、可选地，每个超晶格层中sicx子层或sicy子层的厚度为1~3nm，每个超晶格层中sicx子层和sicy子层的周期数为10~30，碳化硅层的厚度为20~100nm。

11、优选地，m为2，第一个超晶格层中sicx子层和sicy子层的x取0.1、y取0.5，sicx子层和sicy子层的厚度均为2nm，第一个超晶格层中c的平均含量为30%；第二个超晶格层中的sicx子层和sicy子层的x取0.4、y取1，sicx子层和sicy子层的厚度均为2nm，第二个超晶格层中c的平均含量为70%。

12、优选地，第一个超晶格层和第二个超晶格层中sicx子层和sicy子层的周期数均为15。

13、进一步地，所述外延层还包括在所述成核层之上依次层叠的缓冲层、沟道层、势垒层和盖帽层。

14、一种含超晶格外延插入的外延片的制备方法，包括以下步骤：提供所述衬底；在所述衬底上依次生长第一至第m个超晶格层；在第m个超晶格层上生长所述碳化硅层；在碳化硅层上生长所述成核层；在所述成核层上生长所述外延层除所述成核层之外的层结构。

15、进一步地，通过mocvd或mbe技术生长第一至第m个超晶格层。

16、一种高电子迁移率晶体管，包括上述含超晶格外延插入的外延片。

17、本发明的有益效果：

18、本发明通过在硅衬底和外延层之间设置外延插入层，且外延插入层由多个超晶格层和碳化硅层构成，多个超晶格层中c的平均含量自下而上依次增大，多层、c的含量依次增大的sicx/sicy超晶格结构，能够释放外延插入层与硅衬底间的大晶格失配，起到晶格失配的缓冲作用，可以在其上形成质量良好的碳化硅单晶层，由此，能够降低外延插入层与硅衬底的晶格失配度和外延生长应力，大大提高外延插入层的生长厚度和晶格质量，并且能够保证较小的外延层生长界面晶格失配度，抑制外延层生长界面导电沟道的形成，从而在提高外延层质量的同时，有效降低最终制成的射频器件的射频损耗。

技术特征：

1.一种含超晶格外延插入的外延片，其特征在于，包括：

2.根据权利要求1所述的含超晶格外延插入的外延片，其特征在于，m的取值范围为[2，4]。

3.根据权利要求2所述的含超晶格外延插入的外延片，其特征在于，每个超晶格层中sicx子层或sicy子层的厚度为1~3nm，每个超晶格层中sicx子层和sicy子层的周期数为10~30，碳化硅层的厚度为20~100nm。

4.根据权利要求1所述的含超晶格外延插入的外延片，其特征在于，m为2，第一个超晶格层中sicx子层和sicy子层的x取0.1、y取0.5，sicx子层和sicy子层的厚度均为2nm，第一个超晶格层中c的平均含量为30%；第二个超晶格层中的sicx子层和sicy子层的x取0.4、y取1，sicx子层和sicy子层的厚度均为2nm，第二个超晶格层中c的平均含量为70%。

5.根据权利要求4所述的含超晶格外延插入的外延片，其特征在于，第一个超晶格层和第二个超晶格层中sicx子层和sicy子层的周期数均为15。

6.根据权利要求1-5中任一项所述的含超晶格外延插入的外延片，其特征在于，所述外延层还包括在所述成核层之上依次层叠的缓冲层、沟道层、势垒层和盖帽层。

7.一种根据权利要求1-6中任一项所述的含超晶格外延插入的外延片的制备方法，其特征在于，包括以下步骤：

8.根据权利要求7所述的含超晶格外延插入的外延片的制备方法，其特征在于，通过mocvd或mbe技术生长第一至第m个超晶格层。

9.一种高电子迁移率晶体管，其特征在于，包括根据权利要求1-6中任一项所述的含超晶格外延插入的外延片。

技术总结本发明涉及半导体技术领域，提供一种含超晶格外延插入的外延片及其制备方法、晶体管，所述外延片包括：衬底，衬底为硅衬底；外延层，外延层位于衬底之上，外延层为多层结构，外延层的最下层为成核层；外延插入层，外延插入层位于衬底与外延层之间，外延插入层包括自下而上依次层叠的第一至第M个超晶格层及碳化硅层，其中，每个超晶格层由SiCx子层和SiCy子层周期性地交替层叠构成，第i+1个超晶格层中C的平均含量大于第i个超晶格层中C的平均含量。本发明能够在提高外延层质量的同时，有效降低最终制成的射频器件的射频损耗。技术研发人员：刘新雷受保护的技术使用者：合肥欧益睿芯科技有限公司技术研发日：技术公布日：2024/8/1