一种用于芯片测试的匹配网络插件及芯片测试板的制作方法

本技术属于芯片测试，更具体地，涉及一种用于芯片测试的匹配网络插件及芯片测试板。

背景技术：

1、随着近代社会的飞速发展，智能科技在日常生活已经占据了不可或缺的地位，飞机、汽车、手机、电脑和智能家居品等都随处可见，而在这类物品中，智能芯片是核心部件。对于芯片这种静电敏感元器件来说，静电防护是一个重要课题，在生产管控中也是必不可少的环节。对于芯片本身的静电防护能力，在芯片投入使用之前也需要进行相关的测试认证，确保它的能力足以满足我们的产品需求。常规测试中一般包括人体放电模型(humanbody model，hbm)、充电器件模型(charged device model，cdm)、机器放电模型(machinemodel，mm)和系统级静电释放(electro-static discharge，esd)防护的国际电工委员会标准(international electrotechnical commission，iec)测试。其中iec实验在实验室测试阶段是通过开发板(evaluation board，evb)外加匹配元器件模拟真实环境的系统级测试对芯片进行测试。

2、针对目前iec测试的方案，多数实验室测试都是使用evb板加匹配元器件对芯片进行测试，一般常见的匹配元器件就是电感、电容和电阻，而在常规的可靠性验证中，一般需要根据客户要求设计iec测试条件来验证芯片性能，常见的为无防护(不加电感)和有防护(匹配27nh和120nh电感)的iec测试。在现有的测试条件下，有防护iec测试与无防护iec测试需要设计不同的硬件方案，导致硬件成本偏高。在无防护iec测试中，芯片的各个端口直接通过连接电路连接到开发板上的连接器上，而在有防护iec测试中，需要另外制备硬件，即开发板上要在芯片天线端口到开发板上的天线接口之间的线路上加装各种不同的防护匹配元器件和防护匹配电路。

技术实现思路

1、本实用新型的目的是针对现有技术中存在的不足，提供一种用于芯片测试的匹配网络插件及芯片测试板，解决现有技术中在对芯片进行有防护iec测试时，需要制备多种带有不同的防护匹配元器件和防护匹配电路的测试板，造成测试成本增加的问题。

2、为了实现上述目的，本实用新型提供一种用于芯片测试的匹配网络插件，包括：

3、第一开发板，所述第一开发板上设置有防护匹配元器件、防护匹配电路和电连接片，所述防护匹配元器件和所述电连接片与所述防护匹配电路电性连接；

4、第一连接器，所述第一连接器与所述第一开发板连接，且所述第一连接器与所述防护匹配电路电性连接。

5、可选地，所述防护匹配元器件包括电阻器件、电容器件、电感器件至少其中之一。

6、可选地，所述第一连接器为sma连接器。

7、可选地，所述第一连接器为带内螺纹的sma公头连接器。

8、本实用新型还提供一种芯片测试板，包括：

9、第二开发板，所述第二开发板连接有射频接口和天线接口，所述第二开发板上设置有连接电路，所述连接电路用于将所述芯片与所述射频接口和所述天线接口电性连接；

10、上述的用于芯片测试的匹配网络插件，所述第一连接器用于与所述天线接口电性连接。

11、可选地，所述用于芯片测试的匹配网络插件设置有多个，多个所述用于芯片测试的匹配网络插件上的所述防护匹配元器件和所述防护匹配电路不同。

12、可选地，所述天线接口上连接有第二连接器，所述第二连接器与所述第一连接器相配合。

13、可选地，所述第二连接器为sma连接器。

14、可选地，所述第一连接器为带内螺纹的sma公头连接器时，所述第二连接器为带外螺纹的sma母头连接器。

15、可选地，所述射频接口上连接有第三连接器。

16、本实用新型提供一种用于芯片测试的匹配网络插件及芯片测试板，其有益效果在于：该用于芯片测试的匹配网络插件具有第一开发板，在第一开发板上设置有防护匹配元器件、防护匹配电路、电连接片和第一连接器，这样在对芯片进行无防护iec测试时，采用常规的芯片的各个端口直接通过连接电路连接到开发板上的连接器上的测试板进行测试即可，在对芯片进行有防护iec测试时，就无需另外制备在芯片天线端口到开发板上的天线接口之间的线路上加装各种不同的防护匹配元器件和防护匹配电路的测试板，只需要将上述的用于芯片测试的匹配网络插件通过第一连接器与常规的芯片的各个端口直接通过连接电路连接到开发板上的连接器上的测试板进行连接即可，降低测试成本。

17、本实用新型的其它特征和优点将在随后具体实施方式部分予以详细说明。

技术特征：

1.一种用于芯片测试的匹配网络插件，其特征在于，包括：

2.根据权利要求1所述的用于芯片测试的匹配网络插件，其特征在于，所述防护匹配元器件包括电阻器件、电容器件、电感器件至少其中之一。

3.根据权利要求1所述的用于芯片测试的匹配网络插件，其特征在于，所述第一连接器为sma连接器。

4.根据权利要求3所述的用于芯片测试的匹配网络插件，其特征在于，所述第一连接器为带内螺纹的sma公头连接器。

5.一种芯片测试板，其特征在于，包括：

6.根据权利要求5所述的芯片测试板，其特征在于，所述用于芯片测试的匹配网络插件设置有多个，多个所述用于芯片测试的匹配网络插件上的所述防护匹配元器件和所述防护匹配电路不同。

7.根据权利要求5所述的芯片测试板，其特征在于，所述天线接口上连接有第二连接器，所述第二连接器与所述第一连接器相配合。

8.根据权利要求7所述的芯片测试板，其特征在于，所述第二连接器为sma连接器。

9.根据权利要求8所述的芯片测试板，其特征在于，所述第一连接器为带内螺纹的sma公头连接器时，所述第二连接器为带外螺纹的sma母头连接器。

10.根据权利要求5所述的芯片测试板，其特征在于，所述射频接口上连接有第三连接器。

技术总结本技术提供一种用于芯片测试的匹配网络插件及芯片测试板，涉及芯片测试技术领域，包括：第一开发板，第一开发板上设置有防护匹配元器件、防护匹配电路和电连接片，防护匹配元器件和电连接片与防护匹配电路电性连接；第一连接器，第一连接器与开发板连接，且第一连接器与防护匹配电路电性连接；解决现有技术中在对芯片进行有防护IEC测试时，需要制备多种带有不同的防护匹配元器件和防护匹配电路的测试板，造成测试成本增加的问题。技术研发人员：钟雅玲,吴春燕,杨宸受保护的技术使用者：唯捷创芯（天津）电子技术股份有限公司技术研发日：20231103技术公布日：2024/8/5