半导体装置的制作方法

本公开涉及半导体装置，特别是涉及芯片尺寸封装型的半导体装置。

背景技术：

1、对于纵型场效应晶体管，要求使耐压稳定化。

2、现有技术文献

3、专利文献

4、专利文献1：日本特开2008—10723号公报

技术实现思路

1、发明要解决的课题

2、保证纵型场效应晶体管的安全驱动的、能够在漏极—源极间施加的最大电压被记载在制品规格书中，将其称作规格最大电压(额定电压)。

3、如果施加高于规格最大电压的电压，则在纵型场效应晶体管的构造的某处发生碰撞离化。此时的施加电压是纵型场效应晶体管的耐压。纵型场效应晶体管必须被设计为使耐压比规格最大电压高。

4、在具有栅极沟槽的纵型场效应晶体管的情况下，栅极沟槽的顶端是对应于电压施加而容易发生碰撞离化的部位，起因于栅极沟槽的制造上的完成状况，在纵型场效应晶体管的耐压方面也会产生偏差。

5、在专利文献1中，公开了纵型场效应晶体管的构造，表示了体(body)区域的端部的构造的例子。

6、用来解决课题的手段

7、为了解决上述的课题，本公开的半导体装置，是能够面朝下安装的芯片尺寸封装型的半导体装置，其特征在于，具备纵型场效应晶体管，该纵型场效应晶体管具有：第1导电型的半导体基板，包含第1导电型的杂质；第1导电型的低浓度杂质层，在上述半导体基板上与其相接而形成，包含比上述半导体基板的上述第1导电型的杂质浓度低浓度的上述第1导电型的杂质；与上述第1导电型不同的第2导电型的体区域，形成于上述低浓度杂质层；上述第1导电型的源极区域，形成于上述体区域；栅极沟槽，从上述低浓度杂质层的上表面形成到将上述体区域贯通而达到上述低浓度杂质层的一部分中的深度，在与上述低浓度杂质层的上表面平行的第1方向上延伸；栅极绝缘膜，形成在上述栅极沟槽的内部；以及栅极导体，在上述栅极沟槽的内部形成在上述栅极绝缘膜上；设上述低浓度杂质层的上表面中与上述第1方向正交的方向为第2方向，设与上述第1方向及上述第2方向都正交的方向为第3方向时，上述体区域包括：第1体部分，在上述低浓度杂质层的平面视图中，将形成导通沟道的有源区域包含在内，距上述低浓度杂质层的上表面的深度是一定的；以及第2体部分，在上述平面视图中，在将上述有源区域包围的外周区域侧与上述第1体部分邻接，以在上述第2方向上为有限的长度而具有距上述低浓度杂质层的上表面的深度在比上述第1体部分的深度浅的位置成为一定的区间，上述第2体部分，在包含上述第1方向和上述第3方向的平面的剖视中，具有沿着上述第1方向交替且周期性地出现上述第2导电型的杂质相对为高浓度的区域和上述第2导电型的杂质相对为低浓度的区域的部分。

8、本公开的半导体装置，也可以是，在包含上述第1方向和上述第3方向的平面的剖视中，上述第2体部分具有沿着上述第1方向交替且周期性地出现浅处和深处的部分。

9、本公开的半导体装置，也可以是，在包含上述第2方向和上述第3方向的平面的剖视中，设上述第1体部分的深度为以μm为单位的d1，设上述第2体部分的深度一定的区间中的与上述第1体部分最接近的区间的上述第2体部分的深度为以μm为单位的d2，设上述体区域的下表面中的、上述第1体部分的深度d1达到末端而与上述第2体部分的下表面连接的点为第1连接点，设上述第2体部分的下表面中的、距上述第1体部分最远而深度d2达到末端的点为第2连接点时，在包含上述第2方向和上述第3方向的平面的剖视中，上述第2体部分的深度在上述第2方向上单调地减小，上述第2体部分具有：第1区间，是上述第2体部分的下表面从上述第1连接点到上述第2体部分的深度向d2变化的区间；以及第2区间，是上述第2体部分的下表面从上述第2连接点到上述体区域向在上述低浓度杂质层的上表面处达到末端的点变化的区间，设在上述第2方向上从上述第1连接点到上述体区域在上述低浓度杂质层的上表面处达到末端的点的长度为以μm为单位的l1，设在上述第2方向上从上述第2连接点到上述体区域在上述低浓度杂质层的上表面处达到末端的点的长度为以μm为单位的l2时，处于d2>d1×l2/l1的关系。

10、本公开的半导体装置，也可以是，在包含上述第1方向和上述第3方向的平面的剖视中，设在上述第1方向上交替且周期性地出现的上述第2体部分的浅处的深度为以μm为单位的d21，设深处的深度为以μm为单位的d22，设周期为以μm为单位的a时，在上述第1方向上，上述第2体部分的深度为d22－(d22－d21)/4的最接近区间与a×d2/d1大致相等。

11、根据上述那样的结构，当在纵型场效应晶体管的漏极—源极间施加了规格最大电压以上的电压时，能够避免由栅极沟槽的完成状况引起的耐压的偏差，并且对于规格最大电压能够确保充分的裕度。此外，能够通过1次的杂质注入比较容易且自由地控制体区域的末端构造，所以能够得到降低半导体装置的制造成本的效果。

12、本公开的半导体装置，也可以是，是能够面朝下安装的芯片尺寸封装型的半导体装置，具备纵型场效应晶体管，该纵型场效应晶体管具有：第1导电型的半导体基板，包含第1导电型的杂质；第1导电型的低浓度杂质层，在上述半导体基板上与其相接而形成，包含比上述半导体基板的上述第1导电型的杂质浓度低浓度的上述第1导电型的杂质；与上述第1导电型不同的第2导电型的体区域，形成于上述低浓度杂质层；上述第1导电型的源极区域，形成于上述体区域；源极电极，与上述体区域及上述源极区域电连接；栅极沟槽，从上述低浓度杂质层的上表面形成到将上述体区域贯通而达到上述低浓度杂质层的一部分中的深度，在与上述低浓度杂质层的上表面平行的第1方向上延伸；栅极绝缘膜，形成在上述栅极沟槽的内部；以及栅极导体，在上述栅极沟槽的内部形成在上述栅极绝缘膜上；设上述低浓度杂质层的上表面中与上述第1方向正交的方向为第2方向，设与上述第1方向及上述第2方向都正交的方向为第3方向时，上述体区域包括：第1体部分，在上述低浓度杂质层的平面视图中，将形成导通沟道的有源区域包含在内，距上述低浓度杂质层的上表面的深度固定为以μm为单位的d1；以及第2体部分，在上述平面视图中，在将上述有源区域包围的外周区域侧与上述第1体部分邻接，以在上述第2方向上为有限的长度而具有距上述低浓度杂质层的上表面的深度固定为比上述第1体部分的深度浅的以μm为单位的d2的区间，设从上述低浓度杂质层的上表面到上述源极区域的下表面的深度为以μm为单位的ds时，d2<ds<d1，在从上述低浓度杂质层的上表面到深度d2的区间中，上述第1体部分的上述第3方向上的上述第2导电型的杂质浓度分布和上述第2体部分的上述第3方向上的上述第2导电型的杂质浓度分布，在上述第2导电型的杂质浓度为1e19cm－3以上的范围中一致。

13、本公开的半导体装置，也可以是，在包含上述第2方向和上述第3方向的平面的剖视中，与上述低浓度杂质层直接接触的氧化膜在上述第2方向上被设置在比上述第1体部分与上述第2体部分的边界靠上述半导体装置的外周区域侧。

14、本公开的半导体装置，也可以是，在包含上述第2方向和上述第3方向的平面的剖视中，上述第2体部分的深度固定为d2的区间是上述第2体部分的深度为固定的区间中的最接近于上述第1体部分的区间，设上述体区域的下表面中的、上述第1体部分的深度d1达到末端而与上述第2体部分的下表面连接的点为第1连接点，设上述第2体部分的下表面中的、距上述第1体部分最远而深度d2达到末端的点为第2连接点时，在包含上述第2方向和上述第3方向的平面的剖视中，上述第2体部分的深度在上述第2方向上单调地减小；上述第2体部分具有：第1区间，是上述第2体部分的下表面从上述第1连接点到上述第2体部分的深度向d2变化的区间；以及第2区间，是上述第2体部分的下表面从上述第2连接点到上述体区域向在上述低浓度杂质层的上表面处达到末端的点变化的区间，在包含上述第2方向和上述第3方向的平面的剖视中，上述第2体部分的上述第2区间处于上述氧化膜的正下方。

15、本公开的半导体装置，也可以是，设在上述第2方向上从上述第1连接点到上述体区域在上述低浓度杂质层的上表面处达到末端的点的长度为以μm为单位的l1时，上述半导体装置的以v为单位的漏极—源极间规格最大电压bvdss处于bvdss≤26.4×(l1)2－36.4×l1+31.5的关系。

16、根据上述那样的结构，能够减小体区域与源极电极的接触电阻，并且当在纵型场效应晶体管的漏极—源极间施加了规格最大电压以上的电压时能够避免由栅极沟槽的完成状况引起的耐压的偏差，并且能够对于规格最大电压确保充分的裕度。

17、本公开的半导体装置，也可以是，在包含上述第2方向和上述第3方向的平面的剖视中，在上述第2方向上，与上述栅极导体为相同电位的栅极布线构造仅被设置在比上述第2体部分靠上述半导体装置的外周区域侧。

18、根据上述那样的结构，在体区域的末端部，能够不易受到来自栅极布线的电场的影响，所以能够得到将纵型场效应晶体管的耐压在目标范围中稳定化的效果。

19、本公开的半导体装置，也可以是，在上述第3方向上，上述栅极沟槽的内部的上述栅极导体的上表面比上述源极区域与上述体区域的界面靠上部，从上述栅极导体的上表面到上述源极区域与上述体区域的界面的长度和从上述体区域与上述低浓度杂质层的界面到上述栅极沟槽的顶端的长度之和在上述半导体装置的面内是一定的。

20、根据上述那样的结构，能够抑制纵型场效应晶体管的阈值电压vth[v]的制造偏差，所以能够提高由vth偏差引起的制造成品率。

21、发明效果

22、本公开的目的在于，提供能够使纵型场效应晶体管的耐压稳定化、并且表现出相对于规格最大电压确保了充分裕度的耐压的半导体装置。