数据转移电路、SRAM存储电路、近存卷积运算单元及芯片系统的制作方法

本申请涉及电路，尤其涉及一种数据转移电路、sram存储电路、近存卷积运算单元及芯片系统。

背景技术：

1、存内计算(computing in memory，cim)的发展不仅颠覆了传统的计算架构，还极大地推动了处理器、计算架构和计算模式的进步。它有效地解决了冯·诺依曼架构中存储和计算分离所带来的功耗和速度瓶颈，实现了存算一体的设计理念。通过缩短计算单元和存储器之间的距离，存内计算方法让内存具备了计算能力，从而有效解决了传统计算架构中因频繁移动数据而导致的能效问题，进一步突破了能效和访存速度的瓶颈。

2、因此，探索mram(magnetic randomaccess memory，磁性随机存取存储器器)或rram(resistive random-access memory，阻性随机存取存储器)与sram(static random-access memory，静态随机存取存储器器)混合存储的存内计算实现方案成为了一种可行的计算架构。该混合存储旨在发挥mram或rram的非易失性和高密度存储优势，实现权重的有效存储；同时，利用sram的高性能以及其与数字计算单元的天然兼容性，完成数据缓存与计算过程。通过这种结合，有望实现低功耗、高计算精度的存内计算实现方法，为未来的计算系统架构提供新的可能性。

技术实现思路

1、有鉴于此，本申请提供一种数据转移电路和sram存储电路，用于提供低功耗、高计算精度的存内计算实现方法。

2、第一方面，本申请实施例提供了一种数据转移电路，所述数据转移电路用于辅助与所述数据转移电路连接的数据存储电路进行数据转移；所述数字转移电路包括：第一晶体管、第二晶体管、第三晶体管和第四晶体管；所述第一晶体管的栅极与所述存储电路的第一位线连接；所述第二晶体管的栅极与所述存储电路的第二位线连接；所述第一晶体管的第一极与所述第四晶体管的第一极连接；所述第二晶体管的第一极与所述第三晶体管的第一极连接；所述第一晶体管的第二极和所述第二晶体管的第二极分别与地连接；所述第三晶体管的第二极与所述存储电路的第一选择线连接；所述第四晶体管的第二极与所述存储电路的第二选择线连接；所述第三晶体管和所述第四晶体管的栅极分别与第一控制信号连接。

3、可选的，所述存储电路包括：磁性随机存取存储器和静态随机存取存储器。

4、可选的，所述磁性随机存取存储器包括晶体管和磁隧道结，所述晶体管的栅极与所述存储电路的位线连接，所述磁隧道结的第一端与所述存储电路的字线连接，所述磁隧道结的第二端与所述对应的晶体管连接。

5、可选的，在预充电阶段将所述第一位线与所述第二位线的电压预充至电源电压；开启与所述存储电路连接的字线和所述第一信号，建立放电路径；所述第一位线与所述第二位线的放电速度差形成的压差为所述静态随机存取存储器的输入电压。

6、可选的，在放电过程中所述第一晶体管与所述第二晶体管构成负反馈，产生稳定的电压差；控制所述第一晶体管的栅极电压与所述第二晶体管的栅极电压，以调节通道电流的大小，实现数据的放大和传输；所述数据从磁性随机存取存储器的存储单元中通过所述第一晶体管与所述第二传输到静态随机存取存储器的输入端口，写入到所述静态随机存取存储器中。

7、第二方面，本申请实施例提供了一种sram存储电路，用如第一方面所述的数据转移电路将数据转移到所述sram存储电路中；所述sram存储电路包括：第九晶体管、第十晶体管、第十一晶体管、第十二晶体管、第十三晶体管、第十四晶体管、第十五晶体管和第十六晶体管；所述第九晶体管的栅极与第一使能信号连接，所述第九晶体管的第一极分别与所述第十晶体管的第一极和所述第十二晶体管的第一极连接；所述第十晶体管第二极分别与所述第十一晶体管的第一极、所述第十二晶体管的栅极、所述第十五晶体管的栅极、所述第十四晶体管的第一极；所述第十晶体管的栅极分别与所述第十四晶体管的栅极、所述第十二晶体管第二极、所述第十三晶体管的第一极和所述第十五晶体管的第一极连接；所述第十一晶体管的栅极连接字线，所述第十一晶体管的第二极连接所述第一位线；所述第十三晶体管的栅极连接字线，所述第十三晶体管的第二极与所述第二位线连接；所述第十四晶体管的第二极与所述第十五晶体管的第二极以及所述第十六晶体管的第一极连接；第十六晶体管的栅极连接第二使能信号，第十六晶体管的第二极接地。

8、可选的，在数据传输过程中，所述sram存储电路中的字线控制所述第一使能信号与所述第二使能信号开启，将产生的电压差锁存进所述sram存储电路中完成所述数据的转移。

9、第三方面，本申请实施例提供了一种近存卷积运算单元，所述近存卷积运算单元包括：如第一方面所述的数据转移电路和如第二方面所述的sram存储电路；所述近存卷积运算单元使用所述数据转移电路将数据从所述磁性随机存取存储器转移到所述sram存储电路中。

10、可选的，通过累加器将至少两个如权利要求8所述的近存卷积运算单元连接起来，并通过所述累加器输出运算结果。

11、第四方面，本申请实施例提供了一种芯片系统，包括所述如第三方面中任一所述的近存卷积运算单元，所述芯片系统用于根据所述近存卷积运算单元，完成所述芯片系统所包括的卷积运算。

12、本申请实施例提供的数据转移电路，通过晶体管的交叉耦合结构，可实现稳定的压差输出，降低了时序设计的复杂性，能够产生传统方式两倍以上的压差，显著增强了数据转移的准确性。

13、本申请实施例提供的sram存储电路，通过8t(晶体管)的sram结构使得在数据转移时能够切断首尾相连反相器的强反馈连接，从而提高数据转移的稳定性和准确性。

技术特征：

1.一种数据转移电路，其特征在于，所述数据转移电路用于辅助与所述数据转移电路连接的数据存储电路进行数据转移；

2.根据权利要求1所述的数据转移电路，其特征在于，所述存储电路包括：磁性随机存取存储器和静态随机存取存储器。

3.根据权利要求2所述的数据转移电路，其特征在于，所述磁性随机存取存储器包括晶体管和磁隧道结，所述晶体管的栅极与所述存储电路的位线连接，所述磁隧道结的第一端与所述存储电路的字线连接，所述磁隧道结的第二端与所述对应的晶体管连接。

4.根据权利要求1所述的数据转移电路，其特征在于，在预充电阶段将所述第一位线与所述第二位线的电压预充至电源电压；

5.根据权利要求1所述的数据转移电路，其特征在于，在放电过程中所述第一晶体管与所述第二晶体管构成负反馈，产生稳定的电压差；

6.一种sram存储电路，其特征在于，使用如权利要求1所述的数据转移电路将数据转移到所述sram存储电路中；

7.根据权利要求6所述的sram存储电路，其特征在于，在数据传输过程中，所述sram存储电路中的字线控制所述第一使能信号与所述第二使能信号开启，将产生的电压差锁存进所述sram存储电路中完成所述数据的转移。

8.一种近存卷积运算单元，其特征在于，所述近存卷积运算单元包括：如权利要求1所述的数据转移电路和如权利要求6所述的sram存储电路；

9.根据权利要求8所述的近存卷积运算单元，其特征在于，通过累加器将至少两个如权利要求8所述的近存卷积运算单元连接起来，并通过所述累加器输出运算结果。

10.一种芯片系统，其特征在于，包括如权利要求8所述的近存卷积运算单元，所述芯片系统用于根据所述近存卷积运算单元，完成所述芯片系统所包括的卷积运算。

技术总结本申请提供一种数据转移电路、SRAM存储电路、近存卷积运算单元及芯片系统，所述数字转移电路包括：第一晶体管、第二晶体管、第三晶体管和第四晶体管；所述第一晶体管的栅极与所述存储电路的第一位线连接；所述第二晶体管的栅极与所述存储电路的第二位线连接；所述第一晶体管的第一极与所述第四晶体管的第一极连接；所述第二晶体管的第一极与所述第三晶体管的第一极连接；所述第一晶体管的第二极和所述第二晶体管的第二极分别与地连接；所述第三晶体管的第二极与所述存储电路的第一选择线连接；所述第四晶体管的第二极与所述存储电路的第二选择线连接；所述第三晶体管和所述第四晶体管的栅极分别与第一控制信号连接。技术研发人员：边中鉴,朱欣岳受保护的技术使用者：寒序科技（北京）有限公司技术研发日：技术公布日：2024/9/9