技术新讯 > 电子电路装置的制造及其应用技术 > 半导体存储器装置的制作方法  >  正文

半导体存储器装置的制作方法

  • 国知局
  • 2024-09-14 14:27:21

本文描述的本公开的实施例涉及半导体装置。

背景技术:

1、由于诸如小型化、多功能化和/或低制造成本的特性,半导体装置作为电子工业中的重要因素已经成为焦点。半导体装置可被划分为存储逻辑数据的半导体存储器装置、计算和处理逻辑数据的半导体逻辑装置、以及包括存储器元件和逻辑元件的混合半导体装置。

2、近年来,随着电子装置的高速化和低功耗化,电子装置中设置的半导体装置要求高操作速度和/或低操作电压,为了满足该要求,需要更高集成度的半导体装置。然而,随着半导体装置的更高度集成,半导体装置的可靠性和电特性可能降低。因此,已经进行了许多研究和调查以提高半导体装置的可靠性和电特性。

技术实现思路

1、本公开的实施例提供了一种可靠性和电特性得到改善的半导体装置。

2、本公开要解决的技术问题不限于上述问题,并且本公开所属领域的技术人员将从以下描述中清楚地理解本文未提及的任何其它技术问题。

3、根据实施例,一种半导体装置可包括:包括第一半导体材料的半导体衬底;半导体衬底上的栅极结构;以及在半导体衬底和栅极结构之间的包括第二半导体材料的半导体图案。半导体图案与半导体衬底接触,栅极结构穿过半导体图案的一部分,并与半导体衬底间隔开,并且第一半导体材料不同于第二半导体材料。

4、根据实施例,一种半导体装置可包括:半导体衬底,其包括由隔离层限定的鳍部、鳍部上的栅极结构、以及插入在鳍部和栅极结构之间的硅锗(sige)图案。硅锗(sige)图案可包括一对掺杂剂区和分别与该对掺杂剂区接触的一对接触件,硅锗(sige)图案可包括在硅锗(sige)图案的上部处的凹部,栅极结构的一部分可填充凹部,掺杂剂区可设置在硅锗(sige)图案的上部,并且该对接触件可与半导体衬底间隔开。

5、根据实施例,半导体装置可包括:半导体衬底,其包括单元区上的单元有源图案和在单元区附近的外围区上的由隔离层限定的外围有源区;与半导体衬底中的单元有源图案交叉的字线(wl);在半导体衬底上与字线交叉的位线(bl);在每个单元有源图案的中心部分处连接到位线中的每一个的位线接触件;单元有源图案中的每一个的相对端部上的存储节点接触件;存储节点接触件上的着陆焊盘;着陆焊盘上的电容器;半导体衬底上的栅极结构;以及设置在半导体衬底与栅极结构之间的外围有源图案,外围有源图案可包括一对掺杂剂区和分别连接到该对掺杂剂区的一对接触件,该对接触件可包括贯穿插塞和接触焊盘,外围有源图案可包括在外围有源图案的上部处的凹部,栅极结构的一部分可填充凹部,掺杂剂区可设置在外围有源图案的上部处,该对接触件可与半导体衬底间隔开,单元有源图案可包括第一半导体材料,外围有源图案可包括第二半导体材料。

技术特征:

1.一种半导体装置,包括:

2.如权利要求1所述的半导体装置,其中,所述第一半导体材料是si,并且

3.如权利要求1所述的半导体装置,其中,所述栅极结构包括第一部分和从所述第一部分突出的第二部分,

4.如权利要求3所述的半导体装置,其中,所述第二部分与所述半导体图案的所述第二表面间隔开。

5.如权利要求3所述的半导体装置,其中,所述第一部分在平行于所述半导体衬底的顶表面的第二方向上具有第一宽度,

6.如权利要求3所述的半导体装置,还包括:

7.如权利要求1所述的半导体装置,还包括:

8.如权利要求1所述的半导体装置,还包括:

9.如权利要求1所述的半导体装置,其中,所述半导体图案具有在至的范围内的厚度。

10.如权利要求1所述的半导体装置,其中,所述栅极结构包括:

11.如权利要求7所述的半导体装置,还包括:

12.一种半导体装置,包括:

13.如权利要求12所述的半导体装置,其中,所述一对掺杂剂区与所述半导体衬底间隔开。

14.如权利要求12所述的半导体装置,其中,所述隔离层基于氧化硅或氮化硅。

15.如权利要求12所述的半导体装置,其中,所述一对接触件中的每一个包括贯穿插塞和接触焊盘,并且

16.如权利要求15所述的半导体装置,其中,所述接触焊盘包括硅化物。

17.如权利要求12所述的半导体装置,其中,所述硅锗图案具有在至的范围内的厚度。

18.一种半导体装置,包括:

19.如权利要求18所述的半导体装置,其中,所述外围有源图案具有在至的范围内的厚度。

20.如权利要求18所述的半导体装置,其中,所述第一半导体材料是si,并且

技术总结一种半导体装置,包括:包含第一半导体材料的半导体衬底;在半导体衬底上的栅极结构;以及在半导体衬底和栅极结构之间的包含第二半导体材料的半导体图案。半导体图案与半导体衬底接触,栅极结构穿过半导体图案的一部分,并与半导体衬底间隔开,第一半导体材料不同于第二半导体材料。技术研发人员:丁海仁,张成豪,权志硕,金承唤,洪承湖受保护的技术使用者:三星电子株式会社技术研发日:技术公布日:2024/9/12

本文地址:https://www.jishuxx.com/zhuanli/20240914/294161.html

版权声明:本文内容由互联网用户自发贡献,该文观点仅代表作者本人。本站仅提供信息存储空间服务,不拥有所有权,不承担相关法律责任。如发现本站有涉嫌抄袭侵权/违法违规的内容, 请发送邮件至 YYfuon@163.com 举报,一经查实,本站将立刻删除。