一种半导体器件及其制备方法与流程

本发明涉及一种半导体，特别地涉及一种半导体器件及其制备方法。

背景技术：

1、晶圆是指半导体集成电路制作时所用的晶片，由于其形状为圆形，故称为晶圆，晶圆片通常包括衬底层和外延层。衬底的材料可以为硅(si)、砷化镓(gaas)、磷化镓(gap)等，可以直接进入器件制造环节生产半导体器件。外延(epitaxy)是指在单晶衬底上生长一层新单晶的过程，外延层的材料可以与衬底为同一材料，也可以是不同材料，在衬底层上生长了外延层的晶圆片也常称为外延片。基于外延材料和衬底材料，外延片可表示为“衬底/外延”，例如氧化铝/硅(al2o3/si)、硫化镓/硅(gas/si)、砷化铝镓/砷化镓(gaalas/gaas)、氮化镓/碳化硅(gan/sic)等等。其中，根据半导体器件中电子或空穴(或称为载流子)的流动方向，半导体器件的结构分为横向结构和垂直结构。在横向结构的半导体器件中，载流子在水平方向流动；在垂直结构的半导体器件中，载流子在垂直方向流动。

2、对于功率半导体器件而言，击穿电压与导通电阻是两个极其重要的参数。对于横向结构器件，由于其电场集中在接近漏栅极区域，需要通过提高栅极、漏极间距的方式来提高击穿电压，因此横向结构器件的横向面积较大。又因为材料缺陷多、常关型难实现、高耐压困难以及电流崩塌效应等问题，使得横向结构器件既难以实现器件的小型化，又难以满足高频、高功率应用的需要。

3、现有垂直结构器件的主流方案是在氮化镓自支撑衬底上实现垂直结构，即采用氮化镓作为衬底，在氮化镓衬底上外延氮化镓来实现垂直结构，然而，由于氮化镓衬底的制备技术水平所限，不能制备出晶格质量非常好的氮化镓衬底，氮化镓衬底具有较高的位错密度和杂质缺陷浓度，由于衬底本身的缺陷，也导致了外延层的氮化镓质量不好，从而使得垂直结构器件性能远低于横向结构器件。另外，由于gan价格昂贵，以gan作为衬底材料来制作垂直结构器件，也大幅提升了器件的成本，导致器件价格过高，从而阻碍了垂直功率器件的应用及发展。

技术实现思路

1、针对现有技术中存在的技术问题，本发明提出了一种半导体器件及其制备方法，以增强垂直结构半导体器件的性能。

2、为了解决上述技术问题，根据本发明的一个方面，本发明提供了一种半导体器件，包括第一外延层、第二外延层、第一电极和第二电极，所述第一外延层包括第一垂直界面；所述第二外延层自所述第一垂直界面直接或间接外延生长，所述第二外延层高于所述第一外延层的第一垂直界面，并具有第二垂直界面；第一电极和第二电极自第二垂直界面提供在第二外延层上；其中，所述第一外延层与所述第二外延层均为iii-v族化合物。

3、根据本发明的另一个方面，本发明还提供了一种半导体器件的制备方法，其中包括以下步骤：

4、提供第一外延层，其包括第一垂直界面；

5、提供第二外延层，其自所述第一垂直界面直接或间接外延生长，所述第二外延层高于所述第一外延层的第一垂直界面，并具有第二垂直界面；以及

6、提供第一电极和第二电极，其自所述第二垂直界面提供在第二外延层上；

7、其中，所述第一外延层与所述第二外延层均为iii-v族化合物。

8、本发明中的第一外延层和第二外延层为近似同质外延，因而减少了位错密度，并且降低了缺陷密度，因而本发明提供的垂直结构的均匀性和缺陷都得到了显著改善，进而提高了具有该垂直结构的半导体器件的性能。

技术特征：

1.一种半导体器件，包括：

2.根据权利要求1所述的半导体器件，其中所述第二外延层包括：

3.根据权利要求2所述的半导体器件，其中进一步包括衬底，所述第一外延层提供自所述衬底上表面；所述第一外延层为上表面为a向或m向氮化镓层。

4.根据权利要求1所述的半导体器件，其中所述第一外延层进一步包括第三垂直界面；并进一步包括第三外延层，所述第三外延层自所述第三垂直界面直接或间接外延生长，所述第三外延层高于所述第一外延层的第三垂直界面，并具有第四垂直界面；所述第一电极和第二电极分别自第二垂直界面和第四垂直界面共同提供在所述第二外延层上和所述第三外延层上。

5.根据权利要求4所述的半导体器件，其中所述第三外延层包括：

6.根据权利要求2或5所述的半导体器件，其中所述第一电极和所述第二电极分别为欧姆接触电极和肖特基接触电极。

7.根据权利要求2或5所述的半导体器件，还包括第三电极，其在所述第一电极和所述第二电极之间，所述第一电极和所述第二电极分别为源电极和漏电极，所述第三电极为栅电极。

8.根据权利要求1所述的半导体器件，其中所述第一外延层与所述第二外延层之间包括成核层和/或缓冲层。

9.根据权利要求1所述的半导体器件，其中所述第二外延层包括从下向上的两个或两个以上的水平子层，多个水平子层的侧面构成所述第二垂直界面；所述第一电极和第二电极分别提供在不同水平子层的侧面。

10.根据权利要求9所述的半导体器件，其中进一步包括衬底；所述第一外延层为氮化镓层，且提供在所述衬底上表面；所述水平子层分别为c面向上的氮化镓层。

11.根据权利要求10所述的半导体器件，其中所述水平子层为两个，从下向上依次为n-型/p-型掺杂和p-型/n-型掺杂；

12.一种针对权利要求1-11任一所述半导体器件的制备方法，其中包括：

13.根据权利要求12所述的半导体器件的制备方法，其中提供第一外延层的步骤包括：

14.根据权利要求13所述的半导体器件的制备方法，其中进一步包括提供第一外延层的第一垂直界面的步骤：

15.根据权利要求13所述的半导体器件的制备方法，其中所述第一外延层为上表面为a向或m向的氮化镓层；提供第二外延层的步骤包括：

16.根据权利要求15所述的半导体器件的制备方法，其中，所述第一电极提供在所述第一沟道层作为欧姆接触电极，所述第二电极提供在所述第一势垒层作为肖特基接触电极；或者

17.根据权利要求13所述的半导体器件的制备方法，提供第二外延层的步骤包括：

技术总结本发明涉及一种半导体器件及其制备方法，所述半导体器件包括一外延层、第二外延层、第一电极和第二电极，所述第一外延层包括第一垂直界面；所述第二外延层自所述第一垂直界面直接或间接外延生长，所述第二外延层高于所述第一外延层的第一垂直界面，并具有第二垂直界面；第一电极和第二电极自第二垂直界面提供在第二外延层上；其中，所述第一外延层与所述第二外延层均为III‑V族化合物。本发明减少了器件中外延层位错密度，大幅度降低了缺陷密度，因而本发明提供的垂直结构的均匀性和缺陷都得到了显著改善，进而提高了垂直结构半导体器件的性能。技术研发人员：孙思明,汪琼,刘庆波,黎子兰受保护的技术使用者：徐州致能半导体有限公司技术研发日：技术公布日：2024/9/12