一种氮化镓基高电子迁移率晶体管及半导体器件

本发明涉及半导体，尤其涉及一种氮化镓基高电子迁移率晶体管及半导体器件。

背景技术：

1、随着半导体器件技术的发展，以gan为代表的第三代宽禁带半导体材料因其禁带宽度宽、电子迁移率高、电子饱和速度快等诸多材料优势受到研究者们的广泛关注，其所制备的电子器件具有较高的工作电压和工作频率、较高的电流密度和更好的抗辐照耐高温能力，因此非常适合应用于航空航天领域中高功率密度、高能量转换、辐照环境下的电力电子系统中。

2、但是，现有的gan基高电子迁移率晶体管的抗单粒子烧毁能力较弱，已发生单粒子烧毁现象。并且，现有的gan基高电子迁移率晶体管对应的烧毁阈值电压远远低于自身的额定工作电压，存在导致航空航天电子系统电源设备瘫痪的风险，从而限制了gan基高电子迁移率晶体管在航空航天领域的应用。

技术实现思路

1、本发明的目的在于提供一种氮化镓基高电子迁移率晶体管及半导体器件，用于提升氮化镓基高电子迁移率晶体管的抗单离子烧毁能力。

2、为了实现上述目的，本发明提供了一种氮化镓基高电子迁移率晶体管，该氮化镓基高电子迁移率晶体管包括：衬底、缓冲层、沟道层、势垒层、栅极、源极、漏极和n型电场调节层。

3、沿衬底的厚度方向，缓冲层、沟道层和势垒层依次层叠设置于衬底上。栅极形成在势垒层上。源极和漏极间隔设置在栅极的两侧。源极至少贯穿势垒层，漏极贯穿势垒层、沟道层和至少部分缓冲层。n型电场调节层设置在缓冲层内，n型电场调节层的材料不同于缓冲层的材料、且n型电场调节层与漏极接触。

4、与现有技术相比，本发明提供的氮化镓基高电子迁移率晶体管中，位于衬底与沟道层之间的缓冲层内形成有n型电场调节层，该n型电场调节层可以与缓冲层形成不同于沟道层与势垒层所形成通道的另一通道。并且，因n型电场调节层的材料不同于缓冲层，故n型电场调节层可以提高缓冲层的导带能量，且在n型电场调节层与缓冲层的接触界面会因压电极化和自发极化效应产生量子阱。基于此，当氮化镓基高电子迁移率晶体管处于工作状态时，即使经重离子辐照诱导而产生的电子在漏极高电压的作用下依然会具有流入漏极的趋势，但是上述电子中的部分电子会流入由n型电场调节层与缓冲层形成的另一通道内，并会被限制在上述量子阱中，使得该部分电子被阻止注入到沟道层与势垒层之间的通道内，从而可以降低漏极附近载流子的碰撞电离率和电场强度，改善了漏极附近的电场分布，进而能够有效提高氮化镓基高电子迁移率晶体管的抗单粒子烧毁能力。

5、在一种示例中，上述缓冲层的材料为gan，且n型电场调节层的材料为algan、inaln和ingan中的至少一种。

6、在一种示例中，上述n型电场调节层的厚度大于等于15nm、且小于等于30nm。

7、在一种示例中，上述n型电场调节层的顶部与缓冲层的顶部具有间距。

8、在一种示例中，上述n型电场调节层的材料的顶部与缓冲层的顶部的间距为大于0、且小于等于0.6μm。

9、在一种示例中，上述氮化镓基高电子迁移率晶体管还包括位于缓冲层内的p型电场调节层。p型电场调节层位于栅极靠近漏极的一侧。

10、在一种示例中，上述p型电场调节层的顶部与缓冲层的顶部具有间距。

11、在一种示例中，上述p型电场调节层的材料的顶部与缓冲层的顶部的间距为0.1μm至0.4μm。

12、在一种示例中，上述p型电场调节层的厚度为20nm至100nm。

13、在一种示例中，上述p型电场调节层的宽度为2μm至3.5μm。

14、在一种示例中，上述p型电场调节层的掺杂浓度为1×1016cm-3至5×1017cm-3。

15、在一种示例中，上述p型电场调节层的材料包括algan或gan。

16、在一种示例中，上述氮化镓基高电子迁移率晶体管还包括位于栅极和势垒层之间的p型材料层。

17、本发明还提供了一种半导体器件，该半导体器件包括上述技术方案提供的氮化镓基高电子迁移率晶体管。

18、与现有技术相比，本发明提供的半导体器件的有益效果与上述技术方案提供的氮化镓基高电子迁移率晶体管的有益效果相同，此处不再赘述。

技术特征：

1.一种氮化镓基高电子迁移率晶体管，其特征在于，包括：衬底；

2.根据权利要求1所述的氮化镓基高电子迁移率晶体管，其特征在于，所述缓冲层的材料为gan；所述n型电场调节层的材料包括algan、inaln和ingan中的至少一种。

3.根据权利要求1所述的氮化镓基高电子迁移率晶体管，其特征在于，所述n型电场调节层的厚度大于等于15nm、且小于等于30nm。

4.根据权利要求1所述的氮化镓基高电子迁移率晶体管，其特征在于，所述n型电场调节层的顶部与所述缓冲层的顶部具有间距。

5.根据权利要求4所述的氮化镓基高电子迁移率晶体管，其特征在于，所述n型电场调节层的顶部与所述缓冲层的顶部的间距为大于0、且小于等于0.6μm。

6.根据权利要求1所述的氮化镓基高电子迁移率晶体管，其特征在于，所述氮化镓基高电子迁移率晶体管还包括位于所述缓冲层内的p型电场调节层；所述p型电场调节层位于所述栅极靠近所述漏极的一侧。

7.根据权利要求6所述的氮化镓基高电子迁移率晶体管，其特征在于，所述p型电场调节层的顶部与所述缓冲层的顶部具有间距。

8.根据权利要求7所述的氮化镓基高电子迁移率晶体管，其特征在于，所述p型电场调节层的材料的顶部与所述缓冲层的顶部的间距为0.1μm至0.4μm。

9.根据权利要求6所述的氮化镓基高电子迁移率晶体管，其特征在于，所述p型电场调节层的厚度为20nm至100nm；和/或，

10.根据权利要求6所述的氮化镓基高电子迁移率晶体管，其特征在于，所述p型电场调节层的掺杂浓度为1×1016cm-3至5×1017cm-3；和/或，

11.根据权利要求1～10任一项所述的氮化镓基高电子迁移率晶体管，其特征在于，所述氮化镓基高电子迁移率晶体管还包括位于所述栅极和所述势垒层之间的p型材料层。

12.一种半导体器件，其特征在于，包括如权利要求1～11任一项所述的氮化镓基高电子迁移率晶体管。

技术总结本发明公开了一种氮化镓基高电子迁移率晶体管及半导体器件，涉及半导体技术领域，用于提升氮化镓基高电子迁移率晶体管的抗单粒子烧毁能力。所述氮化镓基高电子迁移率晶体管包括衬底、缓冲层、沟道层、势垒层、栅极、源极、漏极和N型电场调节层。沿衬底的厚度方向，缓冲层、沟道层和势垒层依次层叠设置于衬底上。栅极形成在势垒层上。源极和漏极间隔设置在栅极的两侧。源极至少贯穿势垒层，漏极贯穿势垒层、沟道层和至少部分缓冲层。N型电场调节层设置在缓冲层内，N型电场调节层的材料不同于缓冲层的材料、且N型电场调节层与漏极接触。本发明提供的半导体器件包括上述氮化镓基高电子迁移率晶体管。技术研发人员：沈立志,毕津顺,张琛睿,马越,范林杰受保护的技术使用者：中国科学院微电子研究所技术研发日：技术公布日：2024/9/12